Autor der Publikation

Power modeling and characteristics of field programmable gate arrays.

, , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (11): 1712-1724 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A SPICE-compatible model of graphene nano-ribbon field-effect transistors enabling circuit-level delay and power analysis under process variation., , , , , und . DATE, Seite 1789-1794. EDA Consortium San Jose, CA, USA / ACM DL, (2013)FPGA accelerated DNA error correction., , , , und . DATE, Seite 1371-1376. ACM, (2015)Reconfigurable circuit design with nanomaterials., , und . DATE, Seite 442-447. IEEE, (2009)A Routing Approach to Reduce Glitches in Low Power FPGAs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (2): 235-240 (2010)Technology Mapping and Clustering for FPGA Architectures With Dual Supply Voltages., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (11): 1709-1722 (2010)Analytical SPICE-Compatible Model of Schottky-Barrier-Type GNRFETs With Performance Analysis., , , , und . IEEE Trans. VLSI Syst., 24 (2): 650-663 (2016)Behavioral-level IP integration in high-level synthesis., , , und . FPT, Seite 172-175. IEEE, (2015)Design and Evaluation of a Carbon Nanotube-Based Programmable Architecture., , und . International Journal of Parallel Programming, 37 (4): 389-416 (2009)ASAP: Accelerated Short-Read Alignment on Programmable Hardware., , , , , , und . IEEE Trans. Computers, 68 (3): 331-346 (2019)ASAP: Accelerated Short-Read Alignment on Programmable Hardware., , , , , , und . CoRR, (2018)