Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Comparison of NBTI aging on adder architectures and ring oscillators in the downscaling technology nodes.

H. Kükner, P. Weckx, S. Morrison, J. Franco, M. Toledano-Luque, M. Cho, P. Raghavan, B. Kaczer, D. Jang, K. Miyaguchi, M. Bardon, F. Catthoor, L. der Perre, R. Lauwereins, und G. Groeseneken. Microprocessors and Microsystems - Embedded Hardware Design, 39 (8): 1039-1051 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lisa-Marie Krauß University of Stuttgart

Dr. Venancio Martinez Garcia University of Stuttgart

Marie Leimkühler University of Stuttgart

Lisa-Marie Michels University of Stuttgart

Marie Elise Schwahn University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Comparison of NBTI aging on adder architectures and ring oscillators in the downscaling technology nodes.H. Kükner, P. Weckx, S. Morrison, J. Franco, M. Toledano-Luque, M. Cho, P. Raghavan, B. Kaczer, D. Jang, K. Miyaguchi und 5 andere Autor(en). Microprocessors and Microsystems - Embedded Hardware Design, 39 (8): 1039-1051 (2015)Dimensioning for power and performance under 10nm: The limits of FinFETs scaling.M. Bardon, P. Schuddinck, P. Raghavan, D. Jang, D. Yakimets, A. Mercha, D. Verkest, und A. Thean. ICICDT, Seite 1-4. IEEE, (2015)STI and eSiGe source/drain epitaxy induced stress modeling in 28 nm technology with replacement gate (RMG) process.D. Jang, M. Bardon, D. Yakimets, K. Miyaguchi, A. Keersgieter, T. Chiarella, R. Ritzenthaler, M. Dehan, und A. Mercha. ESSDERC, Seite 159-162. IEEE, (2013)5nm: Has the time for a device change come?P. Raghavan, M. Bardon, P. Debacker, P. Schuddinck, D. Jang, R. Baert, D. Verkest, und A. Thean. ISQED, Seite 275-277. IEEE, (2016)Lateral NWFET optimization for beyond 7nm nodes.D. Yakimets, D. Jang, P. Raghavan, G. Eneman, H. Mertens, P. Schuddinck, A. Mallik, M. Bardon, N. Collaert, A. Mercha und 3 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Circuit Design for Bias Compatibility in Novel FinFET-Based Floating-Body RAM.P. Poliakov, A. Anchlia, M. Bardon, B. Rooseleer, B. Wachter, N. Collaert, K. van der Zanden, W. Dehaene, D. Verkest, und M. Miranda. IEEE Trans. on Circuits and Systems, 57-II (3): 183-187 (2010)Design Technology co-optimization for N10.J. Ryckaert, P. Raghavan, R. Baert, M. Bardon, M. Dusa, A. Mallik, S. Sakhare, B. Vandewalle, P. Wambacq, B. Chava und 18 andere Autor(en). CICC, Seite 1-8. IEEE, (2014)Holisitic device exploration for 7nm node.P. Raghavan, M. Bardon, D. Jang, P. Schuddinck, D. Yakimets, J. Ryckaert, A. Mercha, N. Horiguchi, N. Collaert, A. Mocuta und 5 andere Autor(en). CICC, Seite 1-5. IEEE, (2015)