Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-Thin Body and Buried Oxide (UTBB) FDSOI Technology with Low Variability and Power Management Capability for 22 nm Node and Below., , , , , , , , , und . J. Low Power Electronics, 8 (1): 125-132 (2012)Multibranch mobility characterization: Evidence of carrier mobility enhancement by back-gate biasing in FD-SOI MOSFET., , , , , , , , und . ESSDERC, Seite 209-212. IEEE, (2012)Guidelines for intermediate back end of line (BEOL) for 3D sequential integration., , , , , , , , , und 18 andere Autor(en). ESSDERC, Seite 252-255. IEEE, (2017)Strain and layout management in dual channel (sSOI substrate, SiGe channel) planar FDSOI MOSFETs., , , , , , , , , und 17 andere Autor(en). ESSDERC, Seite 106-109. IEEE, (2014)Opportunities brought by sequential 3D CoolCube™ integration., , , , , , , , , und 11 andere Autor(en). ESSDERC, Seite 226-229. IEEE, (2016)Performance and layout effects of SiGe channel in 14nm UTBB FDSOI: SiGe-first vs. SiGe-last integration., , , , , , , , und . ESSDERC, Seite 127-130. IEEE, (2016)A review on opportunities brought by 3D-monolithic integration for CMOS device and digital circuit., , , , , , , , und . ICICDT, Seite 141-144. IEEE, (2018)Impact of intermediate BEOL technology on standard cell performances of 3D VLSI., , , , , , , , , und 3 andere Autor(en). ESSDERC, Seite 218-221. IEEE, (2016)CMOS VT characterization by capacitance measurements in FDSOI PIN gated diodes., , , , , und . ESSDERC, Seite 405-408. IEEE, (2014)32nm and beyond Multi-VT Ultra-Thin Body and BOX FDSOI: From device to circuit., , , , , , , , , und 4 andere Autor(en). ISCAS, Seite 1703-1706. IEEE, (2010)