PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kuroda, Tadahiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 0.55 V 10 fJ/bit Inductive-Coupling Data Link and 0.7 V 135 fJ/Cycle Clock Link With Dual-Coil Transmission Scheme.

, , , , , , , und . J. Solid-State Circuits, 46 (4): 965-973 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kuroda, Tadahiro
Eine Person hinzufügen mit dem Namen Kuroda, Tadahiro
 

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable 3D Heterogeneous Multicore with an Inductive ThruChip Interface., , , , , , , , , und 1 andere Autor(en). IEEE Micro, 33 (6): 6-15 (2013)Wireless proximity interfaces with a pulse-based inductive coupling technique., und . IEEE Communications Magazine, 48 (10): 192-199 (2010)Adaptive window search using semantic texton forests for real-time object detection., , und . ICIP, Seite 3293-3296. IEEE, (2013)Threshold-Volgage control schemes through substrate-bias for low-power high-speed CMOS LSI design., und . VLSI Signal Processing, 13 (2-3): 191-201 (1996)Analysis and Techniques for Mitigating Interference From Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3-D System Integration., , , , , , und . IEEE Trans. VLSI Syst., 19 (10): 1902-1907 (2011)Crosstalk Rejection in 3-D-Stacked Interchip Communication With Blind Source Separation., , , und . IEEE Trans. on Circuits and Systems, 62-II (8): 726-730 (2015)18-GHz Clock Distribution Using a Coupled VCO Array., , , , , und . IEICE Transactions, 90-C (4): 811-822 (2007)Special Section on Low-Power, High-Speed LSIs and Related Technologies.. IEICE Transactions, 90-C (4): 655-656 (2007)A versatile recognition processor employing Haar-like feature and cascaded classifier., , , und . ISSCC, Seite 148-149. IEEE, (2009)A 7Gb/s/link non-contact memory module for multi-drop bus system using energy-equipartitioned coupled transmission line., , , , , , und . ISSCC, Seite 52-54. IEEE, (2012)