PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Reimbold, Gilles"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analog performance of strained SOI nanowires down to 10K.

, , , , , , und . ESSDERC, Seite 222-225. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Reimbold, Gilles
Eine Person hinzufügen mit dem Namen Reimbold, Gilles
 

Weitere Publikationen von Autoren mit dem selben Namen

Performance and reliability of strained SOI transistors for advanced planar FDSOI technology., , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)Carbon-doped Ge2Sb2Te5 phase-change memory devices featuring reduced RESET current and power consumption., , , , , , , , , und 9 andere Autor(en). ESSDERC, Seite 286-289. IEEE, (2012)Study of carrier transport in strained and unstrained SOI tri-gate and omega-gate Si-nanowire MOSFETs., , , , , , und . ESSDERC, Seite 73-76. IEEE, (2012)Physically-based extraction methodology for accurate MOSFET degradation assessment., , , , , , und . Microelectronics Reliability, 55 (9-10): 1417-1421 (2015)Influence of device scaling on low-frequency noise in SOI tri-gate N- and p-type Si nanowire MOSFETs., , , , , , und . ESSDERC, Seite 300-303. IEEE, (2013)Initial and PBTI-induced traps and charges in Hf-based oxides/TiN stacks., , , , , und . Microelectronics Reliability, 47 (4-5): 489-496 (2007)A new method for quickly evaluating reversible and permanent components of the BTI degradation., , , , , , , und . IRPS, Seite 6-1. IEEE, (2018)Superior performance and Hot Carrier reliability of Strained FDSOI nMOSFETs for advanced CMOS technology nodes., , , , , , , , , und 1 andere Autor(en). ESSDERC, Seite 226-229. IEEE, (2014)Analog performance of strained SOI nanowires down to 10K., , , , , , und . ESSDERC, Seite 222-225. IEEE, (2016)Drain current model for short-channel triple gate junctionless nanowire transistors., , , , , , , und . Microelectronics Reliability, (2016)