Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Datta, Ramyanshu
Eine Person hinzufügen mit dem Namen Datta, Ramyanshu
 

Weitere Publikationen von Autoren mit dem selben Namen

Performance-Optimized Design for Parametric Reliability., , , , und . J. Electronic Testing, 24 (1-3): 129-141 (2008)Delay fault testing and silicon debug using scan chains., , und . European Test Symposium, Seite 46-51. IEEE Computer Society, (2004)Testing and debugging delay faults in dynamic circuits., , , und . ITC, Seite 10. IEEE Computer Society, (2005)Controllability of Static CMOS Circuits for Timing Characterization., , , , und . J. Electronic Testing, 24 (5): 481-496 (2008)Path-RO: a novel on-chip critical path delay measurement under process variations., , und . ICCAD, Seite 640-646. IEEE Computer Society, (2008)A Scheme for On-Chip Timing Characterization., , , und . VTS, Seite 24-29. IEEE Computer Society, (2006)Tri-Scan: A Novel DFT Technique for CMOS Path Delay Fault Testing., , , , und . ITC, Seite 1118-1127. IEEE Computer Society, (2004)On-chip delay measurement for silicon debug., , , und . ACM Great Lakes Symposium on VLSI, Seite 145-148. ACM, (2004)On-Chip Delay Measurement Based Response Analysis for Timing Characterization., , , , , und . J. Electronic Testing, 26 (6): 599-619 (2010)A low latency and low power dynamic Carry Save Adder., , , , , , , und . ISCAS (2), Seite 477-480. IEEE, (2004)