Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance-Optimized Design for Parametric Reliability., , , , und . J. Electronic Testing, 24 (1-3): 129-141 (2008)Level-Shifter Free Design of Low Power Dual Supply Voltage CMOS Circuits Using Dual Threshold Voltages., , , und . VLSI Design, Seite 159-164. IEEE Computer Society, (2005)Load and Logic Co-Optimization for Design of Soft-Error Resistant Nanometer CMOS Circuits., , , und . IOLTS, Seite 35-40. IEEE Computer Society, (2005)Adaptive Design for Performance-Optimized Robustness., , , , und . DFT, Seite 3-11. IEEE Computer Society, (2006)Low-power dual Vth pseudo dual Vdd domino circuits., , , und . SBCCI, Seite 273-277. ACM, (2004)Design of Adaptive Nanometer Digital Systems for Effective Control of Soft Error Tolerance., , , und . VTS, Seite 298-303. IEEE Computer Society, (2005)Soft-Error Tolerance Analysis and Optimization of Nanometer Circuits., , und . DATE, Seite 288-293. IEEE Computer Society, (2005)Probabilistic Self-Adaptation of Nanoscale CMOS Circuits: Yield Maximization under Increased Intra-Die Variations., , , , und . VLSI Design, Seite 711-716. IEEE Computer Society, (2007)Low-power domino circuits using NMOS pull-up on off-critical paths., , , und . ASP-DAC, Seite 533-538. ACM Press, (2005)Soft-Error Tolerance Analysis and Optimization of Nanometer Circuits, , und . CoRR, (2007)