PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Singh, Adit D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-power dual Vth pseudo dual Vdd domino circuits.

, , , und . SBCCI, Seite 273-277. ACM, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

D. Marino

Arijit Singha Hazari University of Stuttgart

Prakhar Singhal University of Stuttgart

D. Roth

D. Inkermann

 

Weitere Publikationen von Autoren mit dem selben Namen

Should Nanometer Circuits be Periodically Tested in the Field?. ITC, Seite 1280. IEEE Computer Society, (2003)A random access scans architecture to reduce hardware overhead., , und . ITC, Seite 9. IEEE Computer Society, (2005)Screening for Known Good Die (KGD) Based on Defect Clustering: An Experimental Study., , und . ITC, Seite 362-369. IEEE Computer Society, (1997)Special session: Hot topics: Statistical test methods., , , , , und . VTS, Seite 1-2. IEEE Computer Society, (2015)A Modular Fault-Tolerant Binary Tree Architecture with Short Links., und . IEEE Trans. Computers, 40 (7): 882-890 (1991)Test application time minimization for RAS using basis optimization of column decoder., , , , und . ISCAS, Seite 2614-2617. IEEE, (2010)Sizing CMOS Circuits for Increased Transient Error Tolerance., , , und . IOLTS, Seite 11-16. IEEE Computer Society, (2004)The effect of defect clustering on test transparency and defect levels., und . VTS, Seite 99-105. IEEE Computer Society, (1993)An efficient channel routing algorithm for defective arrays., und . ICCAD, Seite 432-435. IEEE Computer Society, (1989)Multimode scan: Test per clock BIST for IP cores., , , und . ACM Trans. Design Autom. Electr. Syst., 8 (4): 491-505 (2003)