PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Singh, Adit D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Level-Shifter Free Design of Low Power Dual Supply Voltage CMOS Circuits Using Dual Threshold Voltages.

, , , und . VLSI Design, Seite 159-164. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

D. Marino

Arijit Singha Hazari University of Stuttgart

Prakhar Singhal University of Stuttgart

D. Roth

D. Inkermann

 

Weitere Publikationen von Autoren mit dem selben Namen

A Modular Fault-Tolerant Binary Tree Architecture with Short Links., und . IEEE Trans. Computers, 40 (7): 882-890 (1991)Scan based two-pattern tests: should they target opens instead of TDFs?. LATS, Seite 1-2. IEEE Computer Society, (2015)Path Delay Tuning for Performance Gain in the Face of Random Manufacturing Variations., , und . VLSI Design, Seite 382-388. IEEE Computer Society, (2011)Delay Test Scan Flip-Flop: DFT for High Coverage Delay Testing., und . VLSI Design, Seite 763-768. IEEE Computer Society, (2007)A High Throughput Multiplier Design Exploiting Input Based Statistical Distribution in Completion Delays., , , und . VLSI Design, Seite 109-114. IEEE Computer Society, (2013)Timing Variation Adaptive Pipeline Design: Using Probabilistic Activity Completion Sensing with Backup Error Resilience., , , , und . VLSI Design, Seite 122-127. IEEE Computer Society, (2014)An Efficient Transition Detector Exploiting Charge Sharing., und . VLSI Design, Seite 298-303. IEEE Computer Society, (2015)SSTKR: Secure and Testable Scan Design through Test Key Randomization., , und . Asian Test Symposium, Seite 60-65. IEEE Computer Society, (2011)T2: Statistical Methods for VLSI Test and Burn-in Optimization.. Asian Test Symposium, IEEE Computer Society, (2005)High Resolution Pulse Propagation Driven Trojan Detection in Digital Logic: Optimization Algorithms and Infrastructure., , , und . ATS, Seite 200-205. IEEE Computer Society, (2014)