Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Design of Adaptive Nanometer Digital Systems for Effective Control of Soft Error Tolerance.

A. Diril, Y. Dhillon, A. Chatterjee, und A. Singh. VTS, Seite 298-303. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Arijit Singha Hazari University of Stuttgart

Prakhar Singhal University of Stuttgart

Shivendra Singh Parihar University of Stuttgart

Prabal Singh Verma University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Load and Logic Co-Optimization for Design of Soft-Error Resistant Nanometer CMOS Circuits.Y. Dhillon, A. Diril, A. Chatterjee, und C. Metra. IOLTS, Seite 35-40. IEEE Computer Society, (2005)Low-power dual Vth pseudo dual Vdd domino circuits.Y. Dhillon, A. Diril, A. Chatterjee, und A. Singh. SBCCI, Seite 273-277. ACM, (2004)Level-Shifter Free Design of Low Power Dual Supply Voltage CMOS Circuits Using Dual Threshold Voltages.A. Diril, Y. Dhillon, A. Chatterjee, und A. Singh. VLSI Design, Seite 159-164. IEEE Computer Society, (2005)Sizing CMOS Circuits for Increased Transient Error Tolerance.Y. Dhillon, A. Diril, A. Chatterjee, und A. Singh. IOLTS, Seite 11-16. IEEE Computer Society, (2004)Soft-Error Tolerance Analysis and Optimization of Nanometer CircuitsY. Dhillon, A. Diril, und A. Chatterjee. CoRR, (2007)Algorithm for Achieving Minimum Energy Consumption in CMOS Circuits Using Multiple Supply and Threshold Voltages at the Module Level.Y. Dhillon, A. Diril, A. Chatterjee, und H. Lee. ICCAD, Seite 693-700. IEEE Computer Society / ACM, (2003)Low-power domino circuits using NMOS pull-up on off-critical paths.A. Diril, Y. Dhillon, A. Chatterjee, und A. Singh. ASP-DAC, Seite 533-538. ACM Press, (2005)Design of Adaptive Nanometer Digital Systems for Effective Control of Soft Error Tolerance.A. Diril, Y. Dhillon, A. Chatterjee, und A. Singh. VTS, Seite 298-303. IEEE Computer Society, (2005)Soft-Error Tolerance Analysis and Optimization of Nanometer Circuits.Y. Dhillon, A. Diril, und A. Chatterjee. DATE, Seite 288-293. IEEE Computer Society, (2005)An O(N)Supply Voltage Assignment Algorithm for Low-Energy Serially Connected CMOS Modules and a Heuristic Extension to Acyclic Data Flow Graphs.A. Diril, Y. Dhillon, K. won Choi, und A. Chatterjee. ISVLSI, Seite 173-182. IEEE Computer Society, (2003)