Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Low-Overhead Virtual Rail Technique for SRAM Leakage Power Reduction.

J. Kuang, H. Ngo, K. Nowka, J. Law, und R. Joshi. ICCD, Seite 574-584. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kevin Gutsche University of Stuttgart

J. K\"astner

J. Schwarz

J. K\"astner

J Walter

Weitere Publikationen von Autoren mit dem selben Namen

Enhanced Leakage Reduction Techniques Using Intermediate Strength Power Gating.H. Singh, K. Agarwal, D. Sylvester, und K. Nowka. IEEE Trans. VLSI Syst., 15 (11): 1215-1224 (2007)Characterization and design for variability and reliability.K. Nowka, S. Nassif, und K. Agarwal. CICC, Seite 341-346. IEEE, (2008)A Scheme for On-Chip Timing Characterization.R. Datta, G. Carpenter, K. Nowka, und J. Abraham. VTS, Seite 24-29. IEEE Computer Society, (2006)On-Chip Delay Measurement Based Response Analysis for Timing Characterization.R. Datta, A. Sebastine, A. Raghunathan, G. Carpenter, K. Nowka, und J. Abraham. J. Electronic Testing, 26 (6): 599-619 (2010)A fast hybrid carry-lookahead/carry-select adder design.O. Kwon, E. Jr., und K. Nowka. ACM Great Lakes Symposium on VLSI, Seite 149-152. ACM, (2001)A Low-Overhead Virtual Rail Technique for SRAM Leakage Power Reduction.J. Kuang, H. Ngo, K. Nowka, J. Law, und R. Joshi. ICCD, Seite 574-584. IEEE Computer Society, (2005)An on-chip dual supply charge pump system for 45nm PD SOI eDRAM.J. Kuang, A. Mathews, J. Barth, F. Gebara, T. Nguyen, J. Schaub, K. Nowka, G. Carpenter, D. Plass, E. Nelson und 3 andere Autor(en). ESSCIRC, Seite 66-69. IEEE, (2008)Designing for a gigahertz guTS integer processor.H. Hofstee, S. Dhong, D. Meltzer, K. Nowka, J. Silberman, J. Burns, S. Posluszny, und O. Takahashi. IEEE Micro, 18 (3): 66-74 (1998)The design and application of the PowerPC 405LP energy-efficient system-on-a-chip.K. Nowka, G. Carpenter, und B. Brock. IBM Journal of Research and Development, 47 (5-6): 631-640 (2003)A 1V 18GHz Clock Generator in a 65nm PD-SOI Technology.F. Gebara, J. Schaub, T. Nguyen, J. Pena, I. Vo, D. Boerstler, und K. Nowka. ISSCC, Seite 312-313. IEEE, (2007)