PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Yeap, Geoffrey"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SRAM Design for 22-nm ETSOI Technology: Selective Cell Current Boosting and Asymmetric Back-Gate Write-Assist Circuit.

, , , , , und . IEEE Trans. on Circuits and Systems, 62-I (6): 1538-1545 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. phil. Geoffrey Rodoreda University of Stuttgart

Dr. phil. Geoffrey Chanda University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

FinFET based SRAM bitcell design for 32 nm node and below., , und . Microelectronics Journal, 42 (3): 520-526 (2011)Transistor-interconnect mobile system-on-chip co-design method for holistic battery energy minimization., , , , , , , , , und 1 andere Autor(en). VLSIC, Seite 84-. IEEE, (2015)Single Bit-Line 7T SRAM Cell for Near-Threshold Voltage Operation With Enhanced Performance and Energy in 14 nm FinFET Technology., , , , , und . IEEE Trans. on Circuits and Systems, 63-I (7): 1023-1032 (2016)Improved device variability in scaled MOSFETs with deeply retrograde channel profile., , , , , , und . Microelectronics Reliability, 54 (6-7): 1090-1095 (2014)Holistic technology optimization and key enablers for 7nm mobile SoC., , , , , , , , , und 4 andere Autor(en). VLSIC, Seite 198-. IEEE, (2015)Unified Technology Optimization Platform using Integrated Analysis (UTOPIA) for holistic technology, design and system co-optimization at <= 7nm nodes., , , , , , , , , und 4 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)Technology-design-manufacturing co-optimization for advanced mobile SoCs.. CICC, Seite 1-8. IEEE, (2014)Single-Ended 9T SRAM Cell for Near-Threshold Voltage Operation With Enhanced Read Performance in 22-nm FinFET Technology., , , , , und . IEEE Trans. VLSI Syst., 23 (11): 2748-2752 (2015)SRAM Design for 22-nm ETSOI Technology: Selective Cell Current Boosting and Asymmetric Back-Gate Write-Assist Circuit., , , , , und . IEEE Trans. on Circuits and Systems, 62-I (6): 1538-1545 (2015)BSIM4-based lateral diode model for LNA co-designed with ESD protection circuit., , , , , , , und . ISQED, Seite 87-91. IEEE, (2010)