PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Virazel, Arnaud"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimized march test flow for detecting memory faults in SRAM devices under bit line coupling.

, , , , , , und . DDECS, Seite 353-358. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Virazel, Arnaud
Eine Person hinzufügen mit dem Namen Virazel, Arnaud
 

Weitere Publikationen von Autoren mit dem selben Namen

On Using Efficient Test Sequences for BIST., , , , und . VTS, Seite 145-152. IEEE Computer Society, (2002)Advanced test methods for SRAMs., , , , und . VTS, Seite 300-301. IEEE Computer Society, (2012)Un-Restored Destructive Write Faults Due to Resistive-Open Defects in the Write Driver of SRAMs., , , , , und . VTS, Seite 361-368. IEEE Computer Society, (2007)Impact of resistive-open defects on the heat current of TAS-MRAM architectures., , , , , , , , und . DATE, Seite 532-537. IEEE, (2012)A two-layer SPICE model of the ATMEL TSTACTM eFlash memory technology for defect injection and faulty behavior prediction., , , , , , , , und . European Test Symposium, Seite 81-86. IEEE Computer Society, (2010)Random Adjacent Sequences: An Efficient Solution for Logic BIST., , , , und . VLSI-SOC, Volume 218 von IFIP Conference Proceedings, Seite 413-424. Kluwer, (2001)Resistive-open defect influence in SRAM pre-charge circuits: analysis and characterization., , , , und . European Test Symposium, Seite 116-121. IEEE Computer Society, (2005)Analysis of resistive-bridging defects in SRAM core-cells: A comparative study from 90nm down to 40nm technology nodes., , , , , , und . European Test Symposium, Seite 132-137. IEEE Computer Society, (2010)Defect analysis in power mode control logic of low-power SRAMs., , , , , , und . European Test Symposium, Seite 1. IEEE Computer Society, (2012)Through-Silicon-Via resistive-open defect analysis., , , , , und . European Test Symposium, Seite 1. IEEE Computer Society, (2012)