Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Pravossoudovitch, Serge
Eine Person hinzufügen mit dem Namen Pravossoudovitch, Serge
 

Weitere Publikationen von Autoren mit dem selben Namen

Scan Cell Reordering for Peak Power Reduction during Scan Test Cycles., , , , und . VLSI-SoC, Volume 240 von IFIP, Seite 267-281. Springer, (2005)Failure Analysis and Test Solutions for Low-Power SRAMs., , , , , , , und . Asian Test Symposium, Seite 459-460. IEEE Computer Society, (2011)Comprehensive bridging fault diagnosis based on the SLAT paradigm., , , , , , , und . DDECS, Seite 264-269. IEEE Computer Society, (2009)Defect Analysis for Delay-Fault BIST in FPGAs., , , und . IOLTS, Seite 124-128. IEEE Computer Society, (2003)A new test pattern generation method for delay fault testing., , , , und . VTS, Seite 296-301. IEEE Computer Society, (1996)Circuit Partitioning for Low Power BIST Design with Minimized Peak Power Consumption., , , und . Asian Test Symposium, Seite 89-94. IEEE Computer Society, (1999)On Using Efficient Test Sequences for BIST., , , , und . VTS, Seite 145-152. IEEE Computer Society, (2002)Advanced test methods for SRAMs., , , , und . VTS, Seite 300-301. IEEE Computer Society, (2012)Un-Restored Destructive Write Faults Due to Resistive-Open Defects in the Write Driver of SRAMs., , , , , und . VTS, Seite 361-368. IEEE Computer Society, (2007)A two-layer SPICE model of the ATMEL TSTACTM eFlash memory technology for defect injection and faulty behavior prediction., , , , , , , , und . European Test Symposium, Seite 81-86. IEEE Computer Society, (2010)