PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tikekar, Mehul"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Memory-Hierarchical and Mode-Adaptive HEVC Intra Prediction Architecture for Quad Full HD Video Decoding.

, , und . IEEE Trans. VLSI Syst., 22 (7): 1515-1525 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Tikekar, Mehul
Eine Person hinzufügen mit dem Namen Tikekar, Mehul
 

Weitere Publikationen von Autoren mit dem selben Namen

Loop flattening & spherical sampling: Highly efficient model reduction techniques for SRAM yield analysis., , , , und . DATE, Seite 801-806. IEEE, (2010)Decoder Hardware Architecture for HEVC., , , , und . High Efficiency Video Coding, Springer, (2014)A Fully Integrated Energy-Efficient H.265/HEVC Decoder With eDRAM for Wearable Devices., , und . J. Solid-State Circuits, 53 (8): 2368-2377 (2018)HEVC interpolation filter architecture for quad full HD decoding., , , und . VCIP, Seite 1-5. IEEE, (2013)A 249-Mpixel/s HEVC Video-Decoder Chip for 4K Ultra-HD Applications., , , , und . J. Solid-State Circuits, 49 (1): 61-72 (2014)An energy-scalable accelerator for blind image deblurring., , und . ESSCIRC, Seite 113-116. IEEE, (2016)Technique for Efficient Evaluation of SRAM Timing Failure., , , , und . IEEE Trans. VLSI Syst., 21 (8): 1558-1562 (2013)Energy and area-efficient hardware implementation of HEVC inverse transform and dequantization., , , und . ICIP, Seite 2100-2104. IEEE, (2014)Memory-Hierarchical and Mode-Adaptive HEVC Intra Prediction Architecture for Quad Full HD Video Decoding., , und . IEEE Trans. VLSI Syst., 22 (7): 1515-1525 (2014)A 249Mpixel/s HEVC video-decoder chip for Quad Full HD applications., , , , und . ISSCC, Seite 162-163. IEEE, (2013)