Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM With Various High-Speed and Low-Power Techniques.

K. Ha, S. Lee, Y. Park, H. Kwon, T. Oh, Y. Sohn, S. Bae, K. Park, J. Lee, C. Lee, D. Lee, D. Moon, H. Hwang, D. Park, Y. Kim, Y. Son, und B. Na. J. Solid-State Circuits, 55 (1): 157-166 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mike Söhner University of Stuttgart

Dr. Felicitas Söhner University of Stuttgart

Ekta Sood University of Stuttgart

Soo Yong Park University of Stuttgart

Moon Young Jeong University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

An 8GB/s quad-skew-cancelling parallel transceiver in 90nm CMOS for high-speed DRAM interface.Y. Kim, S. Lee, S. Bae, Y. Sohn, J. Lee, J. Choi, H. Park, und J. Sim. ISSCC, Seite 136-138. IEEE, (2012)A 40 mV-Differential-Channel-Swing Transceiver Using a RX Current-Integrating TIA and a TX Pre-Emphasis Equalizer With a CML Driver at 9 Gb/s.I. Yi, S. Lee, S. Bae, Y. Sohn, J. Choi, S. Jang, B. Kim, J. Sim, und H. Park. IEEE Trans. on Circuits and Systems, 63-I (1): 122-133 (2016)A 1.2 V 20 nm 307 GB/s HBM DRAM With At-Speed Wafer-Level IO Test Scheme and Adaptive Refresh Considering Temperature Distribution.K. Sohn, W. Yun, R. Oh, C. Oh, S. Seo, M. Park, D. Shin, W. Jung, S. Shin, J. Ryu und 9 andere Autor(en). J. Solid-State Circuits, 52 (1): 250-260 (2017)Dual-Loop Two-Step ZQ Calibration for Dynamic Voltage-Frequency Scaling in LPDDR4 SDRAM.C. Lee, J. Lee, K. Kim, J. Heo, J. Baek, G. Cha, D. Moon, D. Lee, J. Park, S. Lee und 13 andere Autor(en). J. Solid-State Circuits, 53 (10): 2906-2916 (2018)A 7.5Gb/s/pin LPDDR5 SDRAM With WCK Clocking and Non-Target ODT for High Speed and With DVFS, Internal Data Copy, and Deep-Sleep Mode for Low Power.K. Ha, C. Lee, D. Lee, D. Moon, J. Jang, H. Hwang, H. Chi, J. Park, S. Shin, D. Park und 20 andere Autor(en). ISSCC, Seite 378-380. IEEE, (2019)Field emission characteristics of an oxidized porous polysilicon field emitter using the electrochemical oxidation process.S. Kwon, S. You, Y. Sohn, Y. Cho, B. Park, und S. Choi. Microelectronics Journal, 37 (9): 993-996 (2006)A 40nm 2Gb 7Gb/s/pin GDDR5 SDRAM with a programmable DQ ordering crosstalk equalizer and adjustable clock-tracking BW.S. Bae, Y. Sohn, T. Oh, S. Kim, Y. Yang, D. Kim, S. Kwak, H. Seol, C. Shin, M. Park und 19 andere Autor(en). ISSCC, Seite 498-500. IEEE, (2011)A 7 Gb/s/pin 1 Gbit GDDR5 SDRAM With 2.5 ns Bank to Bank Active Time and No Bank Group Restriction.T. Oh, Y. Sohn, S. Bae, M. Park, J. Lim, Y. Cho, D. Kim, D. Kim, H. Kim, H. Kim und 20 andere Autor(en). J. Solid-State Circuits, 46 (1): 107-118 (2011)18.2 A 1.2V 20nm 307GB/s HBM DRAM with at-speed wafer-level I/O test scheme and adaptive refresh considering temperature distribution.K. Sohn, W. Yun, R. Oh, C. Oh, S. Seo, M. Park, D. Shin, W. Jung, S. Shin, J. Ryu und 11 andere Autor(en). ISSCC, Seite 316-317. IEEE, (2016)A 5Gb/s/pin 16Gb LPDDR4/4X Reconfigurable SDRAM with Voltage-High Keeper and a Prediction-based Fast-tracking ZQ Calibration.J. Heo, K. Kim, D. Lee, C. Lee, D. Moon, K. Kim, J. Baek, S. Yoon, H. Yang, K. Kim und 14 andere Autor(en). VLSI Circuits, Seite 114-. IEEE, (2019)