Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM With Various High-Speed and Low-Power Techniques.

K. Ha, S. Lee, Y. Park, H. Kwon, T. Oh, Y. Sohn, S. Bae, K. Park, J. Lee, C. Lee, D. Lee, D. Moon, H. Hwang, D. Park, Y. Kim, Y. Son, und B. Na. J. Solid-State Circuits, 55 (1): 157-166 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bruno Ohngemach University of Stuttgart

Kathrin Ohmer University of Stuttgart

Sophie Ohnmacht University of Stuttgart

Peter Ohlhausen University of Stuttgart

Moon Young Jeong University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 3.2 Gbps/pin 8 Gbit 1.0 V LPDDR4 SDRAM With Integrated ECC Engine for Sub-1 V DRAM Core Operation.T. Oh, H. Chung, J. Park, K. Lee, S. Oh, S. Doo, H. Kim, C. Lee, H. Kim, J. Lee und 10 andere Autor(en). J. Solid-State Circuits, 50 (1): 178-190 (2015)A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM With Various High-Speed and Low-Power Techniques.K. Ha, S. Lee, Y. Park, H. Kwon, T. Oh, Y. Sohn, S. Bae, K. Park, J. Lee, C. Lee und 7 andere Autor(en). J. Solid-State Circuits, 55 (1): 157-166 (2020)A 7.5Gb/s/pin LPDDR5 SDRAM With WCK Clocking and Non-Target ODT for High Speed and With DVFS, Internal Data Copy, and Deep-Sleep Mode for Low Power.K. Ha, C. Lee, D. Lee, D. Moon, J. Jang, H. Hwang, H. Chi, J. Park, S. Shin, D. Park und 20 andere Autor(en). ISSCC, Seite 378-380. IEEE, (2019)A 40nm 2Gb 7Gb/s/pin GDDR5 SDRAM with a programmable DQ ordering crosstalk equalizer and adjustable clock-tracking BW.S. Bae, Y. Sohn, T. Oh, S. Kim, Y. Yang, D. Kim, S. Kwak, H. Seol, C. Shin, M. Park und 19 andere Autor(en). ISSCC, Seite 498-500. IEEE, (2011)A 7 Gb/s/pin 1 Gbit GDDR5 SDRAM With 2.5 ns Bank to Bank Active Time and No Bank Group Restriction.T. Oh, Y. Sohn, S. Bae, M. Park, J. Lim, Y. Cho, D. Kim, D. Kim, H. Kim, H. Kim und 20 andere Autor(en). J. Solid-State Circuits, 46 (1): 107-118 (2011)AC Analysis of Thin Gate Oxide MOS with Quantum Mechanical Corrections.T. young Oh, Z. Yu, und R. Dutton. ISQED, Seite 326-330. IEEE Computer Society, (2002)A Digital PLL with 5-Phase Digital PFD for Low Long-term Jitter Clock Recovery.T. Oh, S. Yi, S. Yang, B. Lim, und K. Hong. CICC, Seite 745-748. IEEE, (2006)A 7Gb/s/pin GDDR5 SDRAM with 2.5ns bank-to-bank active time and no bank-group restriction.T. Oh, Y. Sohn, S. Bae, M. Park, J. Lim, Y. Cho, D. Kim, D. Kim, H. Kim, H. Kim und 20 andere Autor(en). ISSCC, Seite 434-435. IEEE, (2010)A PSRR Enhancing Method for GRO TDC Based Clock Generation Systems.Y. Liu, Y. Han, W. Rhee, T. Oh, und Z. Wang. IEEE Trans. on Circuits and Systems, 61-I (3): 680-688 (2014)