Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design-Time Optimization of Post-Silicon Tuned Circuits Using Adaptive Body Bias., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (3): 481-494 (2008)Derivation of signal flow for switch-level simulation., , , und . EURO-DAC, Seite 301-305. IEEE Computer Society, (1990)A Variation-Tolerant Sub-200 mV 6-T Subthreshold SRAM., , , und . J. Solid-State Circuits, 43 (10): 2338-2348 (2008)RazorII: In Situ Error Detection and Correction for PVT and SER Tolerance., , , , , , , und . J. Solid-State Circuits, 44 (1): 32-48 (2009)Alignment-Independent Chip-to-Chip Communication for Sensor Applications Using Passive Capacitive Signaling., , und . J. Solid-State Circuits, 44 (4): 1156-1166 (2009)A 42 nJ/Conversion On-Demand State-of-Charge Indicator for Miniature IoT Li-Ion Batteries., , , , und . J. Solid-State Circuits, 54 (2): 524-537 (2019)A Millimeter-Scale Energy-Autonomous Sensor System With Stacked Battery and Solar Cells., , , , , , , , , und 1 andere Autor(en). J. Solid-State Circuits, 48 (3): 801-813 (2013)Exploring Variability and Performance in a Sub-200-mV Processor., , , , , , , , , und 2 andere Autor(en). J. Solid-State Circuits, 43 (4): 881-891 (2008)Bus encoding for total power reduction using a leakage-aware buffer configuration., , , und . IEEE Trans. VLSI Syst., 13 (12): 1376-1383 (2005)Design and Evaluation of Confidence-Driven Error-Resilient Systems., , , und . IEEE Trans. VLSI Syst., 22 (8): 1727-1737 (2014)