Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Variation-Tolerant Sub-200 mV 6-T Subthreshold SRAM.

B. Zhai, S. Hanson, D. Blaauw, und D. Sylvester. J. Solid-State Circuits, 43 (10): 2338-2348 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dennis Bauer University of Stuttgart

Dennis Przytarski University of Stuttgart

Dennis Weidner University of Stuttgart

Dennis Cerven University of Stuttgart

Dennis Hoppe

Weitere Publikationen von Autoren mit dem selben Namen

A 150pW program-and-hold timer for ultra-low-power sensor platforms.Y. Lin, D. Sylvester, und D. Blaauw. ISSCC, Seite 326-327. IEEE, (2009)Performance Driven OPC for Mask Cost Reduction.P. Gupta, A. Kahng, D. Sylvester, und J. Yang. ISQED, Seite 270-275. IEEE Computer Society, (2005)Transition Aware Global Signaling (TAGS).H. Kaul, und D. Sylvester. ISQED, Seite 53-59. IEEE Computer Society, (2002)A New Threshold Voltage Assignment Scheme for Runtime Leakage Reduction in On-Chip Repeaters.S. Shah, K. Agarwal, und D. Sylvester. ICCD, Seite 138-143. IEEE Computer Society, (2004)Enhanced Leakage Reduction Techniques Using Intermediate Strength Power Gating.H. Singh, K. Agarwal, D. Sylvester, und K. Nowka. IEEE Trans. VLSI Syst., 15 (11): 1215-1224 (2007)Computing the Soft Error Rate of a Combinational Logic Circuit Using Parameterized Descriptors.R. Rao, K. Chopra, D. Blaauw, und D. Sylvester. IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 468-479 (2007)Effective on-chip inductance modeling for multiple signal lines and application to repeater insertion.Y. Cao, X. Huang, N. Chang, S. Lin, O. Nakagawa, W. Xie, D. Sylvester, und C. Hu. IEEE Trans. VLSI Syst., 10 (6): 799-805 (2002)A global wiring paradigm for deep submicron design.D. Sylvester, und K. Keutzer. IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (2): 242-252 (2000)Gate-length biasing for runtime-leakage control.P. Gupta, A. Kahng, P. Sharma, und D. Sylvester. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (8): 1475-1485 (2006)Power-Driven Challenges in Nanometer Design.D. Sylvester, und H. Kaul. IEEE Design & Test of Computers, 18 (6): 12-22 (2001)