Autor der Publikation

Bubble Razor: Eliminating Timing Margins in an ARM Cortex-M3 Processor in 45 nm CMOS Using Architecturally Independent Error Detection and Correction.

, , , , , , und . J. Solid-State Circuits, 48 (1): 66-81 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 150pW program-and-hold timer for ultra-low-power sensor platforms., , und . ISSCC, Seite 326-327. IEEE, (2009)Enhanced Leakage Reduction Techniques Using Intermediate Strength Power Gating., , , und . IEEE Trans. VLSI Syst., 15 (11): 1215-1224 (2007)Performance Driven OPC for Mask Cost Reduction., , , und . ISQED, Seite 270-275. IEEE Computer Society, (2005)Transition Aware Global Signaling (TAGS)., und . ISQED, Seite 53-59. IEEE Computer Society, (2002)A New Threshold Voltage Assignment Scheme for Runtime Leakage Reduction in On-Chip Repeaters., , und . ICCD, Seite 138-143. IEEE Computer Society, (2004)Computing the Soft Error Rate of a Combinational Logic Circuit Using Parameterized Descriptors., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 468-479 (2007)Hardware Designs for Security in Ultra-Low-Power IoT Systems: An Overview and Survey., , und . IEEE Micro, 37 (6): 72-89 (2017)Limits of Parallelism and Boosting in Dim Silicon., , , , , , und . IEEE Micro, 33 (5): 30-37 (2013)Compact Degradation Sensors for Monitoring NBTI and Oxide Degradation., , , und . IEEE Trans. VLSI Syst., 20 (9): 1645-1655 (2012)Sleep Mode Analysis and Optimization With Minimal-Sized Power Gating Switch for Ultra-Low $V_dd$ Operation., , , und . IEEE Trans. VLSI Syst., 20 (4): 605-615 (2012)