Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Computing the Soft Error Rate of a Combinational Logic Circuit Using Parameterized Descriptors.

R. Rao, K. Chopra, D. Blaauw, und D. Sylvester. IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 468-479 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

R. Leister

R. Koerner

R. Watty

Dipl.-Ing. Marc Riedlinger

An adaptive self-managing platform for cabin management systemsM. Riedlinger, O. Marquardt, R. Ahmadi, und R. Reichel. CEAS Aeronautical Journal, 7 (3): 483--498 (2016)

An adaptive self-managing platform for cabin management systemsM. Riedlinger, O. Marquardt, R. Ahmadi, und R. Reichel. CEAS Aeronautical Journal, 7 (3): 483--498 (2016)DIANA - Technologien für eine Energie-autarke, intelligente Kabine: Selbstadaptive Kabinenelektronik Plattform : Schlussbericht :M. Riedlinger, und R. Reichel. (2015)An adaptive middleware approach for fault-tolerant avionic systemsO. Marquardt, M. Riedlinger, R. Ahmadi, und R. Reichel. 2015 IEEE Aerospace Conference, Institute of Electrical and Electronics Engineers (IEEE), (März 2015)

Nils Rodrigues University of Stuttgart

A Visual Analytics Approach for Word Relevances in Multiple TextsN. Rodrigues, M. Burch, L. Di Silvestro, und D. Weiskopf. (2017)

Weitere Publikationen von Autoren mit dem selben Namen

Bus encoding for total power reduction using a leakage-aware buffer configuration.R. Rao, H. Deogun, D. Blaauw, und D. Sylvester. IEEE Trans. VLSI Syst., 13 (12): 1376-1383 (2005)Circuit optimization techniques to mitigate the effects of soft errors in combinational logic.R. Rao, V. Joshi, D. Blaauw, und D. Sylvester. ACM Trans. Design Autom. Electr. Syst., 15 (1): 5:1-5:27 (2009)Modeling and Analysis of Parametric Yield under Power and Performance Constraints.R. Rao, D. Blaauw, D. Sylvester, und A. Devgan. IEEE Design & Test of Computers, 22 (4): 376-385 (2005)Statistical estimation of leakage current considering inter- and intra-die process variation.R. Rao, A. Srivastava, D. Blaauw, und D. Sylvester. ISLPED, Seite 84-89. ACM, (2003)IBM POWER7+ design for higher frequency at fixed power.V. Zyuban, S. Taylor, B. Christensen, A. Hall, C. Gonzalez, J. Friedrich, F. Clougherty, J. Tetzloff, und R. Rao. IBM Journal of Research and Development, (2013)Soft error reduction in combinational logic using gate resizing and flipflop selection.R. Rao, D. Blaauw, und D. Sylvester. ICCAD, Seite 502-509. ACM, (2006)Analytical yield prediction considering leakage/performance correlation.R. Rao, A. Devgan, D. Blaauw, und D. Sylvester. IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (9): 1685-1695 (2006)An efficient surface-based low-power buffer insertion algorithm.R. Rao, D. Blaauw, D. Sylvester, C. Alpert, und S. Nassif. ISPD, Seite 86-93. ACM, (2005)Parametric yield estimation considering leakage variability.R. Rao, A. Devgan, D. Blaauw, und D. Sylvester. DAC, Seite 442-447. ACM, (2004)Computing the Soft Error Rate of a Combinational Logic Circuit Using Parameterized Descriptors.R. Rao, K. Chopra, D. Blaauw, und D. Sylvester. IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 468-479 (2007)