Autor der Publikation

Alignment-Independent Chip-to-Chip Communication for Sensor Applications Using Passive Capacitive Signaling.

, , und . J. Solid-State Circuits, 44 (4): 1156-1166 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Enhanced Leakage Reduction Techniques Using Intermediate Strength Power Gating., , , und . IEEE Trans. VLSI Syst., 15 (11): 1215-1224 (2007)Power-Driven Challenges in Nanometer Design., und . IEEE Design & Test of Computers, 18 (6): 12-22 (2001)A global wiring paradigm for deep submicron design., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (2): 242-252 (2000)Gate-length biasing for runtime-leakage control., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (8): 1475-1485 (2006)Effective on-chip inductance modeling for multiple signal lines and application to repeater insertion., , , , , , , und . IEEE Trans. VLSI Syst., 10 (6): 799-805 (2002)A Constant Energy-Per-Cycle Ring Oscillator Over a Wide Frequency Range for Wireless Sensor Nodes., , und . J. Solid-State Circuits, 51 (3): 697-711 (2016)A 1920 × 1080 30-frames/s 2.3 TOPS/W Stereo-Depth Processor for Energy-Efficient Autonomous Navigation of Micro Aerial Vehicles., , , , , , , , , und . J. Solid-State Circuits, 53 (1): 76-90 (2018)Digitally Controlled Leakage-Based Oscillator and Fast Relocking MDLL for Ultra Low Power Sensor Platform., , , und . J. Solid-State Circuits, 50 (5): 1263-1274 (2015)Bubble Razor: Eliminating Timing Margins in an ARM Cortex-M3 Processor in 45 nm CMOS Using Architecturally Independent Error Detection and Correction., , , , , , und . J. Solid-State Circuits, 48 (1): 66-81 (2013)Crosstalk-Aware PWM-Based On-Chip Links With Self-Calibration in 65 nm CMOS., , und . J. Solid-State Circuits, 46 (9): 2041-2052 (2011)