Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 3.2GS/s 4.55b ENOB two-step subranging ADC in 45nm SOI CMOS.

J. Plouchart, M. Sanduleanu, Z. Deniz, T. Beukema, S. Reynolds, B. Parker, M. Beakes, J. Tierno, und D. Friedman. CICC, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

A. Laukemann

Jithin Jose University of Stuttgart

Basil Jose University of Stuttgart

A. Laukemann

A. Vo{\ss}

Weitere Publikationen von Autoren mit dem selben Namen

Asynchronous Parallel Prefix Computation.R. Manohar, und J. Tierno. IEEE Trans. Computers, 47 (11): 1244-1252 (1998)Asynchronous Circuits and Systems in Superconducting RSFQ Digital Technology.Z. Deng, S. Whiteley, T. Duzer, und J. Tierno. ASYNC, Seite 274-. IEEE Computer Society, (1998)Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications.A. Rylyakov, J. Tierno, H. Ainspan, J. Plouchart, J. Bulzacchelli, Z. Deniz, und D. Friedman. ISSCC, Seite 94-95. IEEE, (2009)An Adaptively Pipelined Mixed Synchronous-Asynchronous Digital FIR Filter Chip Operating at 1.3 Gigahertz.M. Singh, J. Tierno, A. Rylyakov, S. Rylov, und S. Nowick. IEEE Trans. VLSI Syst., 18 (7): 1043-1056 (2010)Asynchronous Transpose-Matrix Architectures.J. Tierno, und P. Kudva. ICCD, Seite 423-428. IEEE Computer Society, (1997)Low-energy asynchronous memory design.J. Tierno, und A. Martin. ASYNC, Seite 176-185. IEEE, (1994)A linearized, low-phase-noise VCO-based 25-GHz PLL with autonomic biasing.B. Sadhu, M. Ferriss, A. Natarajan, S. Yaldiz, J. Plouchart, A. Rylyakov, A. Valdes-Garcia, B. Parker, A. Babakhani, S. Reynolds und 5 andere Autor(en). J. Solid-State Circuits, 48 (5): 1138-1150 (2013)A Modular All-Digital PLL Architecture Enabling Both 1-to-2GHz and 24-to-32GHz Operation in 65nm CMOS.A. Rylyakov, J. Tierno, D. Turker, J. Plouchart, H. Ainspan, und D. Friedman. ISSCC, Seite 516-517. IEEE, (2008)A 23.5GHz PLL with an adaptively biased VCO in 32nm SOI-CMOS.J. Plouchart, M. Ferriss, A. Natarajan, A. Valdes-Garcia, B. Sadhu, A. Rylyakov, B. Parker, M. Beakes, A. Babakhani, S. Yaldiz und 5 andere Autor(en). CICC, Seite 1-4. IEEE, (2012)A 3.2GS/s 4.55b ENOB two-step subranging ADC in 45nm SOI CMOS.J. Plouchart, M. Sanduleanu, Z. Deniz, T. Beukema, S. Reynolds, B. Parker, M. Beakes, J. Tierno, und D. Friedman. CICC, Seite 1-4. IEEE, (2012)