Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An Adaptively Pipelined Mixed Synchronous-Asynchronous Digital FIR Filter Chip Operating at 1.3 Gigahertz.

M. Singh, J. Tierno, A. Rylyakov, S. Rylov, und S. Nowick. IEEE Trans. VLSI Syst., 18 (7): 1043-1056 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Arijit Singha Hazari University of Stuttgart

Prakhar Singhal University of Stuttgart

Shivendra Singh Parihar University of Stuttgart

Prabal Singh Verma University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

An Area- and Energy-Efficient Asynchronous Booth Multiplier for Mobile Devices.J. Hensley, A. Lastra, und M. Singh. ICCD, Seite 18-25. IEEE Computer Society, (2004)Synthesis for logical initializability of synchronous finite-state machines.M. Singh, und S. Nowick. IEEE Trans. VLSI Syst., 8 (5): 542-557 (2000)Generalized Latency-Insensitive Systems for Single-Clock and Multi-Clock Architectures.M. Singh, und M. Theobald. DATE, Seite 1008-1013. IEEE Computer Society, (2004)An architecture and a wrapper synthesis approach for multi-clock latency-insensitive systems.A. Agiwal, und M. Singh. ICCAD, Seite 1006-1013. IEEE Computer Society, (2005)Implementation and Evaluation of a 50 kHz, $28\mus$ Motion-to-Pose Latency Head Tracking Instrument.A. Blate, M. Whitton, M. Singh, G. Welch, A. State, T. Whitted, und H. Fuchs. IEEE Trans. Vis. Comput. Graph., 25 (5): 1970-1980 (2019)An energy and power-aware approach to high-level synthesis of asynchronous systems.J. Hansen, und M. Singh. ICCAD, Seite 269-276. IEEE, (2010)An Adaptively Pipelined Mixed Synchronous-Asynchronous Digital FIR Filter Chip Operating at 1.3 Gigahertz.M. Singh, J. Tierno, A. Rylyakov, S. Rylov, und S. Nowick. IEEE Trans. VLSI Syst., 18 (7): 1043-1056 (2010)The Design of High-Performance Dynamic Asynchronous Pipelines: Lookahead Style.M. Singh, und S. Nowick. IEEE Trans. VLSI Syst., 15 (11): 1256-1269 (2007)Fast Summed-Area Table Generation and its Applications.J. Hensley, T. Scheuermann, G. Coombe, M. Singh, und A. Lastra. Comput. Graph. Forum, 24 (3): 547-555 (2005)ACM Journal on Emerging Technologies in Computing Systems.M. Singh, und S. Nowick. ACM Trans. Design Autom. Electr. Syst., 16 (1): 11 (2010)