PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Plouchart, Jean-Olivier"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A linearized, low-phase-noise VCO-based 25-GHz PLL with autonomic biasing.

, , , , , , , , , , , , , , und . J. Solid-State Circuits, 48 (5): 1138-1150 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jean-Noel Grad University of Stuttgart

Jean-Louis Hoslauer University of Stuttgart

Dr. Eric Jean Kervio University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

An Integral Path Self-Calibration Scheme for a Dual-Loop PLL., , , , , , , , , und 1 andere Autor(en). J. Solid-State Circuits, 48 (4): 996-1008 (2013)An integral path self-calibration scheme for a 20.1-26.7GHz dual-loop PLL in 32nm SOI CMOS., , , , , , , , , und 1 andere Autor(en). VLSIC, Seite 176-177. IEEE, (2012)Indirect Performance Sensing for On-Chip Self-Healing of Analog and RF Circuits., , , , , , , , , und 4 andere Autor(en). IEEE Trans. on Circuits and Systems, 61-I (8): 2243-2252 (2014)An Integrated RF Transceiver For Short-Range, High-Speed Digital Communications in Tte U-NII 5.X GHz Band, , , , , , , , und . (1998)Bang-bang digital PLLs at 11 and 20GHz with sub-200fs integrated jitter for high-speed serial communication applications., , , , , , und . ISSCC, Seite 94-95. IEEE, (2009)A power-optimized widely-tunable 5-GHz monolithic VCO in a digital SOI CMOS technology on high resistivity substrate., , , , , , , , , und 1 andere Autor(en). ISLPED, Seite 434-439. ACM, (2003)Low-power multi-GHz and multi-Gb/s SiGe BiCMOS circuits., , , und . Proc. IEEE, 88 (10): 1572-1582 (2000)An array of 4 complementary LC-VCOs with 51.4% W-Band coverage in 32nm SOI CMOS., , , , , , und . ISSCC, Seite 278-279. IEEE, (2009)Performance Variability of a 90GHz Static CML Frequency Divider in 65nm SOI CMOS., , , , , , und . ISSCC, Seite 542-621. IEEE, (2007)Adaptive Circuit Design Methodology and Test Applied to Millimeter-Wave Circuits., , , , , , , , und . IEEE Design & Test, 31 (6): 8-18 (2014)