Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An Optimal Algorithm for the Automatic Generation of March Tests.

A. Benso, S. Carlo, G. Natale, und P. Prinetto. DATE, Seite 938-943. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Di Liu University of Stuttgart

Univ. -Prof. Dr. -Ing. Giorgio Cattaneo University of Stuttgart

Luca Di Grazia University of Stuttgart

Giuseppe Di Matteo University of Stuttgart

Roberta Di Bari University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Security primitives (PUF and TRNG) with STT-MRAM.E. Vatajelu, G. Natale, und P. Prinetto. VTS, Seite 1-4. IEEE Computer Society, (2016)March Test Generation Revealed.A. Benso, A. Bosio, S. Carlo, G. Natale, und P. Prinetto. IEEE Trans. Computers, 57 (12): 1704-1713 (2008)Faster-than-at-speed execution of functional programs: An experimental analysis.P. Bernardi, A. Bosio, G. Natale, A. Guerriero, und F. Venini. VLSI-SoC, Seite 1-6. IEEE, (2016)On-chip test comparison for protecting confidential data in secure ICs.J. DaRolt, G. Natale, M. Flottes, und B. Rouzeyre. European Test Symposium, Seite 1. IEEE Computer Society, (2012)Scan Attacks and Countermeasures in Presence of Scan Response Compactors.J. DaRolt, G. Natale, M. Flottes, und B. Rouzeyre. European Test Symposium, Seite 19-24. IEEE Computer Society, (2011)STT-MRAM-Based Strong PUF Architecture.E. Vatajelu, G. Natale, L. Torres, und P. Prinetto. ISVLSI, Seite 467-472. IEEE Computer Society, (2015)New security threats against chips containing scan chain structures.J. DaRolt, G. Natale, M. Flottes, und B. Rouzeyre. HOST, Seite 110. IEEE Computer Society, (2011)Cross-layer reliability evaluation, moving from the hardware architecture to the system level: A CLERECO EU project overview.A. Vallero, S. Tselonis, N. Foutris, M. Kaliorakis, M. Kooli, A. Savino, G. Politano, A. Bosio, G. Natale, D. Gizopoulos und 1 andere Autor(en). Microprocessors and Microsystems - Embedded Hardware Design, 39 (8): 1204-1214 (2015)Laser-Induced Fault Effects in Security-Dedicated Circuits.V. Beroulle, P. Candelier, S. Castro, G. Natale, J. Dutertre, M. Flottes, D. Hély, G. Hubert, R. Leveugle, F. Lu und 5 andere Autor(en). VLSI-SoC (Selected Papers), Volume 464 von IFIP Advances in Information and Communication Technology, Seite 220-240. Springer, (2014)A New Secure Stream Cipher for Scan Chain Encryption.M. Silva, E. Valea, M. Flottes, S. Dupuis, G. Natale, und B. Rouzeyre. IVSW, Seite 68-73. IEEE, (2018)