Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops.

A. Raychowdhury, J. Tschanz, K. Bowman, S. Lu, P. Aseron, M. Khellah, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik, und V. De. IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

M. Nudischer

M. Kratzer

M. Liewald

M. Fittingho

M. Christmann

Weitere Publikationen von Autoren mit dem selben Namen

Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops.A. Raychowdhury, J. Tschanz, K. Bowman, S. Lu, P. Aseron, M. Khellah, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)Tunable Replica Bits for Dynamic Variation Tolerance in 8T SRAM Arrays.A. Raychowdhury, B. Geuskens, K. Bowman, J. Tschanz, S. Lu, T. Karnik, M. Khellah, und V. De. J. Solid-State Circuits, 46 (4): 797-805 (2011)A 0.45-1 V Fully-Integrated Distributed Switched Capacitor DC-DC Converter With High Density MIM Capacitor in 22 nm Tri-Gate CMOS.R. Jain, B. Geuskens, S. Kim, M. Khellah, J. Kulkarni, J. Tschanz, und V. De. J. Solid-State Circuits, 49 (4): 917-927 (2014)Dynamic variation monitor for measuring the impact of voltage droops on microprocessor clock frequency.K. Bowman, C. Tokunaga, J. Tschanz, A. Raychowdhury, M. Khellah, B. Geuskens, S. Lu, P. Aseron, T. Karnik, und V. De. CICC, Seite 1-4. IEEE, (2010)All-Digital Circuit-Level Dynamic Variation Monitor for Silicon Debug and Adaptive Clock Control.K. Bowman, C. Tokunaga, J. Tschanz, A. Raychowdhury, M. Khellah, B. Geuskens, S. Lu, P. Aseron, T. Karnik, und V. De. IEEE Trans. on Circuits and Systems, 58-I (9): 2017-2025 (2011)PVT-and-aging adaptive wordline boosting for 8T SRAM power reduction.A. Raychowdhury, B. Geuskens, J. Kulkarni, J. Tschanz, K. Bowman, T. Karnik, S. Lu, V. De, und M. Khellah. ISSCC, Seite 352-353. IEEE, (2010)A 45 nm Resilient Microprocessor Core for Dynamic Variation Tolerance.K. Bowman, J. Tschanz, S. Lu, P. Aseron, M. Khellah, A. Raychowdhury, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). J. Solid-State Circuits, 46 (1): 194-208 (2011)A survey of cross-layer power-reliability tradeoffs in multi and many core systems-on-chip.A. Eltawil, M. Engel, B. Geuskens, A. Djahromi, F. Kurdahi, P. Marwedel, S. Niar, und M. Saghir. Microprocessors and Microsystems - Embedded Hardware Design, 37 (8-A): 760-771 (2013)Capacitive-coupling wordline boosting with self-induced VCC collapse for write VMIN reduction in 22-nm 8T SRAM.J. Kulkarni, B. Geuskens, T. Karnik, M. Khellah, J. Tschanz, und V. De. ISSCC, Seite 234-236. IEEE, (2012)A 45nm resilient and adaptive microprocessor core for dynamic variation tolerance.J. Tschanz, K. Bowman, S. Lu, P. Aseron, M. Khellah, A. Raychowdhury, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2010)