Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

PVT-and-aging adaptive wordline boosting for 8T SRAM power reduction.

A. Raychowdhury, B. Geuskens, J. Kulkarni, J. Tschanz, K. Bowman, T. Karnik, S. Lu, V. De, und M. Khellah. ISSCC, Seite 352-353. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Muhammad Shahrukh Saeed University of Stuttgart

M. Nudischer

M. Kratzer

M. Liewald

M. Fittingho

Weitere Publikationen von Autoren mit dem selben Namen

Error Detection and Correction in Microprocessor Core and Memory Due to Fast Dynamic Voltage Droops.A. Raychowdhury, J. Tschanz, K. Bowman, S. Lu, P. Aseron, M. Khellah, B. Geuskens, C. Tokunaga, C. Wilkerson, T. Karnik und 1 andere Autor(en). IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (3): 208-217 (2011)SRAM dynamic stability estimation using MPFP and its applications.D. Khalil, M. Khellah, N. Kim, Y. Ismail, T. Karnik, und V. De. Microelectronics Journal, 40 (11): 1523-1530 (2009)Effective Capacitance Macro-Modelling for Architectural-Level Power Estimation.M. Khellah, und M. Elmasry. Great Lakes Symposium on VLSI, Seite 414-419. IEEE Computer Society, (1998)Tunable Replica Bits for Dynamic Variation Tolerance in 8T SRAM Arrays.A. Raychowdhury, B. Geuskens, K. Bowman, J. Tschanz, S. Lu, T. Karnik, M. Khellah, und V. De. J. Solid-State Circuits, 46 (4): 797-805 (2011)8.4 Post-silicon voltage-guard-band reduction in a 22nm graphics execution core using adaptive voltage scaling and dynamic power gating.M. Cho, S. Kim, C. Tokunaga, C. Augustine, J. Kulkarni, K. Ravichandran, J. Tschanz, M. Khellah, und V. De. ISSCC, Seite 152-153. IEEE, (2016)Skewing adjacent line repeaters to reduce the delay and energy dissipation of on-chip buses.Y. Ismail, M. Khellah, M. Ghoneima, J. Tschanz, Y. Ye, und V. De. ISCAS (1), Seite 592-595. IEEE, (2005)Characterization of Inverse Temperature Dependence in logic circuits.M. Cho, M. Khellah, K. Chae, K. Ahmed, J. Tschanz, und S. Mukhopadhyay. CICC, Seite 1-4. IEEE, (2012)Trading Off Cache Capacity for Low-Voltage Operation.C. Wilkerson, H. Gao, A. Alameldeen, Z. Chishti, M. Khellah, und S. Lu. IEEE Micro, 29 (1): 96-103 (2009)A 0.45-1 V Fully-Integrated Distributed Switched Capacitor DC-DC Converter With High Density MIM Capacitor in 22 nm Tri-Gate CMOS.R. Jain, B. Geuskens, S. Kim, M. Khellah, J. Kulkarni, J. Tschanz, und V. De. J. Solid-State Circuits, 49 (4): 917-927 (2014)Aging-aware Adaptive Voltage Scaling in 22nm high-K/metal-gate tri-gate CMOS.M. Cho, C. Tokunaga, M. Khellah, J. Tschanz, und V. De. CICC, Seite 1-4. IEEE, (2015)