PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tschanz, James W."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Tunable Replica Bits for Dynamic Variation Tolerance in 8T SRAM Arrays.

, , , , , , , und . J. Solid-State Circuits, 46 (4): 797-805 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. James Foster University of Stuttgart

Samuel James Tovey University of Stuttgart

Tim W{\"{u}}rtele

Tim W{\"{u}}rtele

Kent W. Stewart

 

Weitere Publikationen von Autoren mit dem selben Namen

Tunable Replica Bits for Dynamic Variation Tolerance in 8T SRAM Arrays., , , , , , , und . J. Solid-State Circuits, 46 (4): 797-805 (2011)A Variation-Adaptive Integrated Computational Digital LDO in 22nm CMOS with Fast Transient Response., , , , , , , und . VLSI Circuits, Seite 124-. IEEE, (2019)Energy-Efficient and Metastability-Immune Resilient Circuits for Dynamic Variation Tolerance., , , , , , , und . J. Solid-State Circuits, 44 (1): 49-63 (2009)Resilient microprocessor design for improving performance and energy efficiency., und . ICCAD, Seite 85-88. IEEE, (2010)Reducing the Effective Coupling Capacitance in Buses Using Threshold Voltage Adjustment Techniques., , , , und . IEEE Trans. on Circuits and Systems, 53-I (9): 1928-1933 (2006)8.6 Enabling wide autonomous DVFS in a 22nm graphics execution core using a digitally controlled hybrid LDO/switched-capacitor VR with fast droop mitigation., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A Digitally Controlled Fully Integrated Voltage Regulator With 3-D-TSV-Based On-Die Solenoid Inductor With a Planar Magnetic Core for 3-D-Stacked Die Applications in 14-nm Tri-Gate CMOS., , , , , , , und . J. Solid-State Circuits, 53 (4): 1038-1048 (2018)Conductance Modulation Techniques in Switched-Capacitor DC-DC Converter for Maximum-Efficiency Tracking and Ripple Mitigation in 22 nm Tri-Gate CMOS., , , , , und . J. Solid-State Circuits, 50 (8): 1809-1819 (2015)Enabling Wide Autonomous DVFS in a 22 nm Graphics Execution Core Using a Digitally Controlled Fully Integrated Voltage Regulator., , , , , , , , , und 2 andere Autor(en). J. Solid-State Circuits, 51 (1): 18-30 (2016)A Low Cost Scheme for Reducing Silent Data Corruption in Large Arithmetic Circuit., , und . DFT, Seite 343-351. IEEE Computer Society, (2008)