Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Dynamic voltage and frequency scaling for neuromorphic many-core systems.

S. Höppner, Y. Yan, B. Vogginger, A. Dixius, J. Partzsch, F. Neumärker, S. Hartmann, S. Schiefer, S. Scholze, G. Ellguth, L. Cederstroem, M. Eberlein, C. Mayr, S. Temple, L. Plana, J. Garside, S. Davidson, D. Lester, und S. Furber. ISCAS, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Stefan Kunert University of Stuttgart

Stefan Schippling University of Stuttgart

Stefan Hecht University of Stuttgart

Stefan Keuler University of Stuttgart

Dr. -Ing. Stefan Carosella University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Pattern representation and recognition with accelerated analog neuromorphic systems.M. Petrovici, S. Schmitt, J. Klähn, D. Stöckel, A. Schroeder, G. Bellec, J. Bill, O. Breitwieser, I. Bytschok, A. Grübl und 25 andere Autor(en). CoRR, (2017)Neuromorphic hardware in the loop: Training a deep spiking network on the BrainScaleS wafer-scale system.S. Schmitt, J. Klähn, G. Bellec, A. Grübl, M. Güttler, A. Hartel, S. Hartmann, D. de Oliveira, K. Husmann, S. Jeltsch und 19 andere Autor(en). IJCNN, Seite 2227-2234. IEEE, (2017)Dynamic Power Management for Neuromorphic Many-Core Systems.S. Höppner, B. Vogginger, Y. Yan, A. Dixius, S. Scholze, J. Partzsch, F. Neumärker, S. Hartmann, S. Schiefer, G. Ellguth und 5 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (8): 2973-2986 (2019)Live demonstration: Packet-based AER with 3Gevent/s cumulative throughput.S. Schiefer, S. Hartmann, S. Scholze, J. Partzsch, C. Mayr, S. Henker, und R. Schüffny. ISCAS, Seite 1988. IEEE, (2011)The SpiNNaker 2 Processing Element Architecture for Hybrid Digital Neuromorphic Computing.S. Höppner, Y. Yan, A. Dixius, S. Scholze, J. Partzsch, M. Stolba, F. Kelber, B. Vogginger, F. Neumärker, G. Ellguth und 8 andere Autor(en). CoRR, (2021)Dynamic Power Management for Neuromorphic Many-Core Systems.S. Höppner, B. Vogginger, Y. Yan, A. Dixius, S. Scholze, J. Partzsch, F. Neumaerker, S. Hartmann, S. Schiefer, G. Ellguth und 5 andere Autor(en). CoRR, (2019)Dynamic voltage and frequency scaling for neuromorphic many-core systems.S. Höppner, Y. Yan, B. Vogginger, A. Dixius, J. Partzsch, F. Neumärker, S. Hartmann, S. Schiefer, S. Scholze, G. Ellguth und 9 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2017)Pattern representation and recognition with accelerated analog neuromorphic systems.M. Petrovici, S. Schmitt, J. Klähn, R. Louis, A. Schroeder, G. Bellec, J. Bill, O. Breitwieser, I. Bytschok, A. Grübl und 26 andere Autor(en). ISCAS, Seite 1-4. IEEE, (2017)Live demonstration: A 90GBit/s serial NoC link over 6mm in 65nm CMOS technology.S. Höppner, D. Walter, H. Eisenreich, S. Schiefer, und R. Schüffny. ECCTD, Seite 1. IEEE, (2013)Neuromorphic Hardware In The Loop: Training a Deep Spiking Network on the BrainScaleS Wafer-Scale System.S. Schmitt, J. Klaehn, G. Bellec, A. Grübl, M. Guettler, A. Hartel, S. Hartmann, D. de Oliveira, K. Husmann, V. Karasenko und 15 andere Autor(en). CoRR, (2017)