PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Danjo, Takumi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 32 Gb/s Data-Interpolator Receiver With Two-Tap DFE Fabricated With 28-nm CMOS Process.

, , , , , , , , , , und . J. Solid-State Circuits, 48 (12): 3258-3267 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Danjo, Takumi
Eine Person hinzufügen mit dem Namen Danjo, Takumi
 

Weitere Publikationen von Autoren mit dem selben Namen

Dynamic Architecture and Frequency Scaling in 0.8-1.2 GS/s 7 b Subranging ADC., , , , und . J. Solid-State Circuits, 50 (4): 932-945 (2015)A 6b, 1GS/s, 9.9mW interpolated subranging ADC in 65nm CMOS., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2012)7-bit 0.8-1.2GS/s Dynamic Architecture and Frequency Scaling subrange ADC with binary-search/flash Live Configuring Technique., , , , und . VLSIC, Seite 1-2. IEEE, (2014)A 28.3 Gb/s 7.3 pJ/bit 35 dB backplane transceiver with eye sampling phase adaptation in 28 nm CMOS., , , , , , , , , und 10 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)MLPerf™ HPC: A Holistic Benchmark Suite for Scientific Machine Learning on HPC Systems., , , , , , , , , und 33 andere Autor(en). MLHPC@SC, Seite 33-45. IEEE, (2021)A 32 Gb/s Data-Interpolator Receiver With Two-Tap DFE Fabricated With 28-nm CMOS Process., , , , , , , , , und 1 andere Autor(en). J. Solid-State Circuits, 48 (12): 3258-3267 (2013)A 6-bit, 1-GS/s, 9.9-mW, Interpolated Subranging ADC in 65-nm CMOS., , , , und . J. Solid-State Circuits, 49 (3): 673-682 (2014)32Gb/s data-interpolator receiver with 2-tap DFE in 28nm CMOS., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 36-37. IEEE, (2013)3.5 A 56Gb/s NRZ-electrical 247mW/lane serial-link transceiver in 28nm CMOS., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 64-65. IEEE, (2016)