PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Miyano, Shinji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
0.4V SRAM with bit line swing suppression charge share hierarchical bit line scheme.

, , , , und . CICC, Seite 1-4. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Miyano, Shinji
Eine Person hinzufügen mit dem Namen Miyano, Shinji
 

Weitere Publikationen von Autoren mit dem selben Namen

Near Threshold Voltage Word-Line Voltage Injection Self-Convergence Scheme for Local Electron Injected Asymmetric Pass Gate Transistor 6T-SRAM., , , und . IEEE Trans. on Circuits and Systems, 59-I (8): 1635-1643 (2012)A 6T-SRAM With a Post-Process Electron Injection Scheme That Pinpoints and Simultaneously Repairs Disturb Fails for 57% Less Read Delay and 31% Less Read Energy., , , und . J. Solid-State Circuits, 48 (9): 2239-2249 (2013)An 833MHz Pseudo-Two-Port Embedded DRAM for Graphics Applications., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 276-277. IEEE, (2008)A 6T SRAM with a carrier-injection scheme to pinpoint and repair fails that achieves 57% faster read and 31% lower read energy., , , und . ISSCC, Seite 232-234. IEEE, (2012)0.4V SRAM with bit line swing suppression charge share hierarchical bit line scheme., , , , und . CICC, Seite 1-4. IEEE, (2011)A 40-nm 256-Kb Sub-10 pJ/Access 8t SRAM with read bitline amplitude limiting (RBAL) scheme., , , , , , , , , und . ISLPED, Seite 85-90. ACM, (2012)A 40-nm 256-Kb 0.6-V operation half-select resilient 8T SRAM with sequential writing technique enabling 367-mV VDDmin reduction., , , , , , und . ISQED, Seite 489-492. IEEE, (2012)A 13.8pJ/Access/Mbit SRAM with charge collector circuits for effective use of non-selected bit line charges., , , , , , und . VLSIC, Seite 60-61. IEEE, (2012)Experimental Demonstration of Post-Fabrication Self-Improvement of SRAM Cell Stability by High-Voltage Stress., , , und . IEICE Transactions, 96-C (6): 759-765 (2013)A 40-nm 256-Kb Half-Select Resilient 8T SRAM with Sequential Writing Technique., , , , , , und . IEICE Electronic Express, 9 (12): 1023-1029 (2012)