Autor der Publikation

Library based macro-modeling methodology for Through Silicon Via (TSV) arbitrary arrays.

, , , und . Microelectronics Journal, 46 (12): 1291-1303 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On the Extraction of On-Chip Inductance., und . Journal of Circuits, Systems, and Computers, 12 (1): 31-40 (2003)Inductance Effects in RLC Trees., , und . Journal of Circuits, Systems, and Computers, 11 (3): 305- (2002)Skewed Repeater Bus: A Low-Power Scheme for On-Chip Buses., , , , , , , , und . IEEE Trans. on Circuits and Systems, 55-I (7): 1904-1910 (2008)Modeling the response of Bang-Bang digital PLLs to phase error perturbations., , , , , , und . CICC, Seite 1-4. IEEE, (2012)Serial-link bus: a low-power on-chip bus architecture., , , , und . ICCAD, Seite 541-546. IEEE Computer Society, (2005)Circuit design techniques for increasing the output power of switched capacitor charge pumps., , und . CCECE, Seite 1-5. IEEE, (2014)On the Scaling of Temperature-Dependent Effects., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (10): 1882-1888 (2007)Low power FPAA design based on OTA using 90nm CMOS technology., , , , , , , und . ICEAC, Seite 1-4. IEEE, (2011)On-chip inductance cons and pros.. IEEE Trans. VLSI Syst., 10 (6): 685-694 (2002)A CMOS based operational floating current conveyor., , , und . ICECS, Seite 157-160. IEEE, (2015)