Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Borkar, Shekhar
Eine Person hinzufügen mit dem Namen Borkar, Shekhar
 

Weitere Publikationen von Autoren mit dem selben Namen

Design challenges of technology scaling.. IEEE Micro, 19 (4): 23-29 (1999)Tackling variability and reliability challenges.. IEEE Design & Test of Computers, 23 (6): 520 (2006)Effectiveness and scaling trends of leakage control techniques for sub-130nm CMOS technologies., , , , und . ISLPED, Seite 122-127. ACM, (2003)Scaling of stack effect and its application for leakage reduction., , , , und . ISLPED, Seite 195-200. ACM, (2001)Future of on-chip interconnection architectures., und . ISLPED, Seite 122. ACM, (2007)Extreme Energy Efficiency by Near Threshold Voltage Operation.. Near Threshold Computing, Springer, (2016)Analysis of dual-VT SRAM cells with full-swing single-ended bit line sensing for on-chip cache., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (2): 91-95 (2002)A 340 mV-to-0.9 V 20.2 Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16 × 16 Network-on-Chip in 22 nm Tri-Gate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 59-67 (2015)A 2.9Tb/s 8W 64-core circuit-switched network-on-chip in 45nm CMOS., , , , und . ESSCIRC, Seite 182-185. IEEE, (2008)A 1.45GHz 52-to-162GFLOPS/W variable-precision floating-point fused multiply-add unit with certainty tracking in 32nm CMOS., , , , , , , und . ISSCC, Seite 182-184. IEEE, (2012)