Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

IC laser trimming speed-up through wafer-level spatial correlation modeling.

C. Xanthopoulos, K. Huang, A. Poonawala, A. Nahar, B. Orr, J. Jr., und Y. Makris. ITC, Seite 1-7. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

John Nixon University of Stuttgart

Isaac Henderson Johnson Jeyakumar University of Stuttgart

David John Cross University of Stuttgart

M. Nudischer

M. Kratzer

Weitere Publikationen von Autoren mit dem selben Namen

Predicting die-level process variations from wafer test data for analog devices: A feasibility study.S. Devarakond, J. McCoy, A. Nahar, J. Jr., S. Bhattacharya, und A. Chatterjee. LATW, Seite 1-6. IEEE Computer Society, (2013)Spatial correlation modeling for probe test cost reduction in RF devices.N. Kupp, K. Huang, J. Jr., und Y. Makris. ICCAD, Seite 23-29. ACM, (2012)Variation and failure characterization through pattern classification of test data from multiple test stages.C. Hsu, P. Sarson, G. Schatzberger, F. Leisenberger, J. Jr., S. Siddhartha, und K. Cheng. ITC, Seite 1-10. IEEE, (2016)IC laser trimming speed-up through wafer-level spatial correlation modeling.C. Xanthopoulos, K. Huang, A. Poonawala, A. Nahar, B. Orr, J. Jr., und Y. Makris. ITC, Seite 1-7. IEEE Computer Society, (2014)Parametric counterfeit IC detection via Support Vector Machines.K. Huang, J. Jr., und Y. Makris. DFT, Seite 7-12. IEEE Computer Society, (2012)Multidimensional Test Escape Rate Modeling.K. Butler, J. Jr., J. Saxena, A. Nahar, und W. Daasch. IEEE Design & Test of Computers, 26 (5): 74-82 (2009)Adapting to adaptive testing.E. Marinissen, A. Singh, D. Glotter, M. Esposito, J. Jr., A. Nahar, K. Butler, D. Appello, und C. Portelli. DATE, Seite 556-561. IEEE, (2010)Die-level adaptive test: Real-time test reordering and elimination.K. Gotkhindikar, W. Daasch, K. Butler, J. Jr., und A. Nahar. ITC, Seite 1-10. IEEE Computer Society, (2011)Spatial estimation of wafer measurement parameters using Gaussian process models.N. Kupp, K. Huang, J. Jr., und Y. Makris. ITC, Seite 1-8. IEEE Computer Society, (2012)Handling discontinuous effects in modeling spatial correlation of wafer-level analog/RF tests.K. Huang, N. Kupp, J. Jr., und Y. Makris. DATE, Seite 553-558. EDA Consortium San Jose, CA, USA / ACM DL, (2013)