Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

GPU-accelerated small delay fault simulation

E. Schneider, S. Holst, M. Kochte, X. Wen, und H. Wunderlich. 2015 Design, Automation & Test in Europe Conference & Exhibition (DATE), Seite 1174-1179. Piscataway, NJ, IEEE, (2015)
DOI: 10.7873/DATE.2015.0077

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Christoph Wenzel University of Stuttgart

Dr. rer. nat. Tim Wendlandt University of Stuttgart

Ingeborg Wenger University of Stuttgart

Florian Wenz University of Stuttgart

Marco Wende University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Fault Diagnosis of Physical Defects Using Unknown Behavior Model.X. Wen, H. Tamamoto, K. Saluja, und K. Kinoshita. J. Comput. Sci. Technol., 20 (2): 187-194 (2005)Test Pattern Modification for Average IR-Drop Reduction.W. Ding, H. Hsieh, C. Han, J. Li, und X. Wen. IEEE Trans. VLSI Syst., 24 (1): 38-49 (2016)A Testable Design of Logic Circuits under Highly Observable Condition.X. Wen, und K. Kinoshita. IEEE Trans. Computers, 41 (5): 654-659 (1992)Testing of k-FR Circuits under Highly Observable Condition.X. Wen, H. Tamamoto, und K. Kinoshita. IEICE Transactions, 78-D (7): 830-838 (1995)A Novel Per-Test Fault Diagnosis Method Based on the Extended X-Fault Model for Deep-Submicron LSI Circuits.Y. Yamato, Y. Nakamura, K. Miyase, X. Wen, und S. Kajihara. IEICE Transactions, 91-D (3): 667-674 (2008)VLSI testing and test power.X. Wen. IGCC, Seite 1-6. IEEE Computer Society, (2011)Low Capture Switching Activity Test Generation for Reducing IR-Drop in At-Speed Scan Testing.X. Wen, K. Miyase, T. Suzuki, S. Kajihara, L. Wang, K. Saluja, und K. Kinoshita. J. Electronic Testing, 24 (4): 379-391 (2008)Using Launch-on-Capture for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains.S. Wu, L. Wang, X. Wen, Z. Jiang, L. Tan, Y. Zhang, Y. Hu, W. Jone, M. Hsiao, J. Li und 2 andere Autor(en). IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (3): 455-463 (2011)CAT: A Critical-Area-Targeted Test Set Modification Scheme for Reducing Launch Switching Activity in At-Speed Scan Testing.K. Enokimoto, X. Wen, Y. Yamato, K. Miyase, H. Sone, S. Kajihara, M. Aso, und H. Furukawa. Asian Test Symposium, Seite 99-104. IEEE Computer Society, (2009)Fault Diagnosis for Physical Defects of Unknown Behaviors.X. Wen, H. Tamamoto, K. Saluja, und K. Kinoshita. Asian Test Symposium, Seite 236-241. IEEE Computer Society, (2003)