Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault Tolerance through Invariant Checking for Iterative Solvers., , und . VLSI Design, Seite 481-486. IEEE Computer Society, (2016)Incorporating performance and testability constraints during binding in high-level synthesis., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 15 (10): 1212-1225 (1996)A concurrent testing technique for digital circuits., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 7 (12): 1250-1260 (1988)Yield-Driven, False-Path-Aware Clock Skew Scheduling., , , und . IEEE Design & Test of Computers, 22 (3): 214-222 (2005)A Study of Capture-Safe Test Generation Flow for At-Speed Testing., , , , , , , , , und 1 andere Autor(en). IEICE Transactions, 93-A (7): 1309-1318 (2010)Multiplexed redundant execution: A technique for efficient fault tolerance in chip multiprocessors., , , und . DATE, Seite 1572-1577. IEEE, (2010)A Correlation Matrix Method of Clock Partitioning for Sequential Circuit Testability., , und . Great Lakes Symposium on VLSI, Seite 300-. IEEE Computer Society, (1999)Simulation-Based Diagnosis for Crosstalk Faults in Sequential Circuits., , , , und . Asian Test Symposium, Seite 63-. IEEE Computer Society, (2001)Temperature Dependent Test Scheduling for Multi-core System-on-Chip., , und . Asian Test Symposium, Seite 27-32. IEEE Computer Society, (2011)On Detecting Transition Faults in the Presence of Clock Delay Faults., , , und . Asian Test Symposium, Seite 1-6. IEEE Computer Society, (2011)