Autor der Publikation

Transient-induced latch-up test setup for wafer-level and package-level.

, , , , , und . Microelectronics Reliability, 46 (9-11): 1629-1633 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Integrated flow for reverse engineering of nanoscale technologies., , , , , , , , , und . ASP-DAC, Seite 82-89. ACM, (2019)ESD Susceptibility of Submicron Air Gaps., , , und . Microelectronics Reliability, 46 (9-11): 1587-1590 (2006)On-chip electrostatic discharge ESD.. Microelectronics Reliability, 43 (7): 985-986 (2003)Transient-induced latch-up test setup for wafer-level and package-level., , , , , und . Microelectronics Reliability, 46 (9-11): 1629-1633 (2006)Investigating the CDM susceptibility of IC's at package and wafer level by capacitive coupled TLP., , und . Microelectronics Reliability, 49 (12): 1476-1481 (2009)Electrostatic discharge sensitivity investigation on organic field-effect thin film transistors., , , und . NEWCAS, Seite 1-4. IEEE, (2015)Capacitively coupled transmission line pulsing cc-TLP--a traceable and reproducible stress method in the CDM-domain., , , und . Microelectronics Reliability, 45 (2): 279-285 (2005)Transient latch-up: experimental analysis and device simulation., , , , , , , und . Microelectronics Reliability, 45 (2): 297-304 (2005)Study of CDM specific effects for a smart power input protection structure., , , , , , , , , und . Microelectronics Reliability, 46 (5-6): 666-676 (2006)A Dedicated TLP Set-Up to Investigate the ESD Robustness of RF Elements and Circuits., , , und . Microelectronics Reliability, 45 (9-11): 1421-1424 (2005)