Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Two-Dimensional, Distributed Logic Architecture., und . IEEE Trans. Computers, 40 (10): 1094-1101 (1991)The Arithmetic Cube., und . IEEE Trans. Computers, 36 (11): 1342-1348 (1987)Polynomial Time Testability of Circuits Generated by Input Decomposition., , und . IEEE Trans. Computers, 43 (2): 201-210 (1994)Area Time Trade-Offs in Micro-Grain VLSI Array Architectures., , und . IEEE Trans. Computers, 43 (10): 1121-1128 (1994)Design Space Exploration for 3-D Cache., , , , und . IEEE Trans. VLSI Syst., 16 (4): 444-455 (2008)Optimising power efficiency in trace cache fetch unit., , , und . IET Computers & Digital Techniques, 1 (4): 334-348 (2007)Networks on Chip (NoC): Interconnects of Next Generation Systems on Chip., , , und . Advances in Computers, (2005)Instruction Scheduling for Low Power., , , , und . VLSI Signal Processing, 37 (1): 129-149 (2004)Reducing non-deterministic loads in low-power caches via early cache set resolution., , und . Microprocessors and Microsystems, 31 (5): 293-301 (2007)Motion Analysis on the Micro Grained Array Processor., , und . Real-Time Imaging, 3 (2): 101-110 (1997)