PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Zergainoh, Nacer-Eddine"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fault-tolerant adaptive routing under an unconstrained set of node and link failures for many-core systems-on-chip.

, , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (6): 620-635 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Zergainoh, Nacer-Eddine
Eine Person hinzufügen mit dem Namen Zergainoh, Nacer-Eddine
 

Weitere Publikationen von Autoren mit dem selben Namen

Eliminating speed penalty in ECC protected memories., , und . DATE, Seite 1614-1619. IEEE, (2011)A generic and high-level model of large unreliable NoCs for fault tolerance and performance analysis., , und . ETS, Seite 1-2. IEEE, (2014)Interlanguage Communication Synthesis for Heterogeneous Specifications., , , , , , und . Design Autom. for Emb. Sys., 5 (3-4): 223-236 (2000)Variability-aware task mapping strategies for many-cores processor chips., , , und . IOLTS, Seite 55-60. IEEE Computer Society, (2011)Automatic delay correction method for IP block-based design of VLSI dedicated digital signal processing systems: theoretical foundations and implementation., , und . IEEE Trans. VLSI Syst., 14 (4): 349-360 (2006)A new approach to deadlock-free fully adaptive routing for high-performance fault-tolerant NoCs., , und . DFT, Seite 121-126. IEEE Computer Society, (2016)Using Error Correcting Codes Without Speed Penalty in Embedded Memories: Algorithm, Implementation and Case Study., , und . J. Electronic Testing, 29 (3): 383-400 (2013)SEU impact in processor's control-unit: Preliminary results obtained for LEON3 soft-core., , , und . LATS, Seite 1-4. IEEE, (2017)Scheduling with accurate communication delay model and scheduler implementation for multiprocessor system-on-chip., , , , und . Design Autom. for Emb. Sys., 11 (2-3): 167-191 (2007)Generic Architecture Platform for Multiprocessor System-On-Chip Design., , , und . DIPES, Volume 189 von IFIP Conference Proceedings, Seite 53-64. Kluwer, (2000)