Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Interlanguage Communication Synthesis for Heterogeneous Specifications.

F. Hessel, P. Coste, P. Marrec, N. Zergainoh, G. Nicolescu, J. Daveau, und A. Jerraya. Design Autom. for Emb. Sys., 5 (3-4): 223-236 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mohamed Osama Helal Ahmed University of Stuttgart

Ahmed Elkelesh University of Stuttgart

Dr. Marwan Abdou Ahmed University of Stuttgart

CW thin-disk laser emitting kW-class beams with radial polarizationT. Dietrich, M. Rumpel, L. Fu, C. Pruß, W. Osten, M. Abdou Ahmed, und T. Graf. 2017 Conference on Lasers and Electro-Optics Europe & European Quantum Electronics Conference (CLEO/Europe-EQEC), IEEE, (2017)

Ahmed Yassine Karoui University of Stuttgart

Ahmed El Hadi University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Scheduling with accurate communication delay model and scheduler implementation for multiprocessor system-on-chip.Y. Cho, N. Zergainoh, S. Yoo, A. Jerraya, und K. Choi. Design Autom. for Emb. Sys., 11 (2-3): 167-191 (2007)An asynchronous hierarchical router for networks-on-chip-based three-dimensional multi-processor system-on-chip.W. Lafi, D. Lattard, und A. Jerraya. Softw., Pract. Exper., 42 (7): 877-890 (2012)A Loop-Based Scheduling Algorithm for Hardware Description Languages.M. Rahmouni, K. O'Brien, und A. Jerraya. Parallel Processing Letters, (1994)A unified model for co-simulation and co-synthesis of mixed hardware/software systems.C. Valderrama, A. Changuel, P. Raghavan, M. Abid, T. Ismail, und A. Jerraya. ED&TC, Seite 180-184. IEEE Computer Society, (1995)Generic Architecture Platform for Multiprocessor System-On-Chip Design.A. Baghdadi, N. Zergainoh, D. Lyonnard, und A. Jerraya. DIPES, Volume 189 von IFIP Conference Proceedings, Seite 53-64. Kluwer, (2000)A 3D reconfigurable platform for 4G telecom applications.W. Lafi, D. Lattard, und A. Jerraya. DATE, Seite 555-558. IEEE, (2011)Flexible Application Software Generation for Heterogeneous Multi-Processor System-on-Chip.X. Guerin, K. Popovici, W. Youssef, F. Rousseau, und A. Jerraya. COMPSAC (1), Seite 279-286. IEEE Computer Society, (2007)Interactive System-level Partitioning with PARTIF.T. Ismail, K. O'Brien, und A. Jerraya. EDAC-ETC-EUROASIC, Seite 464-468. IEEE Computer Society, (1994)Design of an adaptive motors controller based on fuzzy logic using behavioral synthesis.A. Changuel, A. Jerraya, und R. Rolland. EURO-DAC, Seite 48-52. IEEE Computer Society Press, (1996)AMICAL: Architectural Synthesis based on VHDL.I. Park, K. O'Brien, und A. Jerraya. Synthesis for Control Dominated Circuits, Volume A-22 von IFIP Transactions, Seite 219-234. North-Holland, (1992)