Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A generic reconfigurable neural network architecture as a network on chip.

T. Theocharides, G. Link, N. Vijaykrishnan, M. Irwin, und V. Srikantam. SoCC, Seite 191-194. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maike Link University of Stuttgart

Lukas Link University of Stuttgart

Patrick Linker University of Stuttgart

Cosimo Gregucci University of Stuttgart

M. Nudischer

Weitere Publikationen von Autoren mit dem selben Namen

Networks on Chip (NoC): Interconnects of Next Generation Systems on Chip.T. Theocharides, G. Link, N. Vijaykrishnan, und M. Irwin. Advances in Computers, (2005)Interconnect and Thermal-aware Floorplanning for 3D Microprocessors.W. Hung, G. Link, Y. Xie, N. Vijaykrishnan, und M. Irwin. ISQED, Seite 98-104. IEEE Computer Society, (2006)A Holistic Approach to Designing Energy-Efficient Cluster Interconnects.E. Kim, G. Link, K. Yum, N. Vijaykrishnan, M. Kandemir, M. Irwin, und C. Das. IEEE Trans. Computers, 54 (6): 660-671 (2005)A generic reconfigurable neural network architecture as a network on chip.T. Theocharides, G. Link, N. Vijaykrishnan, M. Irwin, und V. Srikantam. SoCC, Seite 191-194. IEEE, (2004)Load Miss Prediction - Exploiting Power Performance Trade-offs.K. Malkowski, G. Link, P. Raghavan, und M. Irwin. IPDPS, Seite 1-8. IEEE, (2007)Implementing LDPC Decoding on Network-on-Chip.T. Theocharides, G. Link, N. Vijaykrishnan, und M. Irwin. VLSI Design, Seite 134-137. IEEE Computer Society, (2005)Energy optimization techniques in cluster interconnects.E. Kim, K. Yum, G. Link, N. Vijaykrishnan, M. Kandemir, M. Irwin, M. Yousif, und C. Das. ISLPED, Seite 459-464. ACM, (2003)Design of Thermally Robust Clock Trees Using Dynamically Adaptive Clock Buffers.T. Ragheb, A. Ricketts, M. Mondal, S. Kirolos, G. Link, V. Narayanan, und Y. Massoud. IEEE Trans. on Circuits and Systems, 56-I (2): 374-383 (2009)Resource-Driven Optimizations for Transient-Fault Detecting SuperScalar Microarchitectures.J. Hu, G. Link, J. John, S. Wang, und S. Ziavras. Asia-Pacific Computer Systems Architecture Conference, Volume 3740 von Lecture Notes in Computer Science, Seite 200-214. Springer, (2005)Thermally robust clocking schemes for 3D integrated circuits.M. Mondal, A. Ricketts, S. Kirolos, T. Ragheb, G. Link, N. Vijaykrishnan, und Y. Massoud. DATE, Seite 1206-1211. EDA Consortium, San Jose, CA, USA, (2007)