Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Error-resilient low-power DSP via path-delay shaping.

P. Whatmough, S. Das, D. Bull, und I. Darwazeh. DAC, Seite 1008-1013. ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Andreas Bulling University of Stuttgart

Dr. Marie Davidova University of Stuttgart

Kyra Bullert University of Stuttgart

Julia Bulling University of Stuttgart

Hon. -Prof. Dr. Alexander Bulling University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A low-power 1GHz razor FIR accelerator with time-borrow tracking pipeline and approximate error correction in 65nm CMOS.P. Whatmough, S. Das, und D. Bull. ISSCC, Seite 428-429. IEEE, (2013)Correction to Ä Power-Efficient 32 bit ARM Processor Using Timing-Error Detection and Correction for Transient-Error Tolerance and Adaptation to PVT Variation".D. Bull, S. Das, K. Shivashankar, G. Dasika, K. Flautner, und D. Blaauw. J. Solid-State Circuits, 46 (3): 705 (2011)A Power-Efficient 32 bit ARM Processor Using Timing-Error Detection and Correction for Transient-Error Tolerance and Adaptation to PVT Variation.D. Bull, S. Das, K. Shivashankar, G. Dasika, K. Flautner, und D. Blaauw. J. Solid-State Circuits, 46 (1): 18-31 (2011)GeST: An Automatic Framework For Generating CPU Stress-Tests.Z. Hadjilambrou, S. Das, P. Whatmough, D. Bull, und Y. Sazeides. ISPASS, Seite 1-10. IEEE, (2019)Circuit-Level Timing Error Tolerance for Low-Power DSP Filters and Transforms.P. Whatmough, S. Das, D. Bull, und I. Darwazeh. IEEE Trans. VLSI Syst., 21 (6): 989-999 (2013)Error-resilient low-power DSP via path-delay shaping.P. Whatmough, S. Das, D. Bull, und I. Darwazeh. DAC, Seite 1008-1013. ACM, (2011)A power-efficient 32b ARM ISA processor using timing-error detection and correction for transient-error tolerance and adaptation to PVT variation.D. Bull, S. Das, K. Shivashankar, G. Dasika, K. Flautner, und D. Blaauw. ISSCC, Seite 284-285. IEEE, (2010)Analysis of adaptive clocking technique for resonant supply voltage noise mitigation.P. Whatmough, S. Das, und D. Bull. ISLPED, Seite 128-133. IEEE, (2015)A 0.6V all-digital body-coupled wakeup transceiver for IoT applications.P. Whatmough, G. Smart, S. Das, Y. Andreopoulos, und D. Bull. VLSIC, Seite 98-. IEEE, (2015)RazorII: In Situ Error Detection and Correction for PVT and SER Tolerance.S. Das, C. Tokunaga, S. Pant, W. Ma, S. Kalaiselvan, K. Lai, D. Bull, und D. Blaauw. J. Solid-State Circuits, 44 (1): 32-48 (2009)