PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sazeides, Yiannakis"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
GeST: An Automatic Framework For Generating CPU Stress-Tests.

, , , , und . ISPASS, Seite 1-10. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sazeides, Yiannakis
Eine Person hinzufügen mit dem Namen Sazeides, Yiannakis
 

Weitere Publikationen von Autoren mit dem selben Namen

Approximating Standard Cell Delay Distributions by Reformulating the Most Probable Failure Point., , , , und . ERMAVSS@DATE, Volume 1566 von CEUR Workshop Proceedings, Seite 13-16. CEUR-WS.org, (2016)Error-Shielded Register Renaming Sub-system for a Dynamically Scheduled Out-of-Order Core., , , , , , , und . DATE, Seite 812-817. IEEE, (2019)Modeling Program Predictability., und . ISCA, Seite 73-84. IEEE Computer Society, (1998)Implicit-storing and redundant-encoding-of-attribute information in error-correction-codes., , , , , und . MICRO, Seite 160-171. ACM, (2013)An Online and Real-Time Fault Detection and Localization Mechanism for Network-on-Chip Architectures., , , , , , und . TACO, 13 (2): 22:1-22:26 (2016)BlackOut: Enabling fine-grained power gating of buffers in Network-on-Chip routers., , , , , und . J. Parallel Distrib. Comput., (2017)Probabilistic WCET estimation in presence of hardware for mitigating the impact of permanent faults., , und . DATE, Seite 91-96. IEEE, (2016)Sensing CPU Voltage Noise Through Electromagnetic Emanations., , , und . IEEE Comput. Archit. Lett., 17 (1): 68-71 (2018)To Detect or to Correct?, und . IOLTS, Seite 35-38. IEEE, (2018)Eliminating energy of same-content-cell-columns of on-chip SRAM arrays., , , , , und . ISLPED, Seite 181-186. IEEE/ACM, (2011)