PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Howard, Jason"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 80-Tile 1.28TFLOPS Network-on-Chip in 65nm CMOS.

, , , , , , , , , , , , , und . ISSCC, Seite 98-589. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Astrid Howard University of Stuttgart

Jason Kennedy Appelbaum University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Within-Die Variation-Aware Dynamic-Voltage-Frequency-Scaling With Optimal Core Allocation and Thread Hopping for the 80-Core TeraFLOPS Processor., , , , , , , , , und 2 andere Autor(en). J. Solid-State Circuits, 46 (1): 184-193 (2011)A 48-Core IA-32 message-passing processor with DVFS in 45nm CMOS., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 108-109. IEEE, (2010)An 80-Tile 1.28TFLOPS Network-on-Chip in 65nm CMOS., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 98-589. IEEE, (2007)2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 274-275. IEEE, (2008)Within-die variation-aware dynamic-voltage-frequency scaling core mapping and thread hopping for an 80-core processor., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 174-175. IEEE, (2010)The 48-core SCC Processor: the Programmer's View., , , , , , , , , und 1 andere Autor(en). SC, Seite 1-11. IEEE, (2010)A 256-Kb Dual-VCC SRAM Building Block in 65-nm CMOS Process With Actively Clamped Sleep Transistor., , , , , , , , , und 4 andere Autor(en). J. Solid-State Circuits, 42 (1): 233-242 (2007)A 280mV-to-1.2V wide-operating-range IA-32 processor in 32nm CMOS., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 66-68. IEEE, (2012)Resiliency for many-core system on a chip., , , , , , und . ASP-DAC, Seite 388-389. IEEE, (2014)2 GHz 2 Mb 2T Gain Cell Memory Macro With 128 GBytes/sec Bandwidth in a 65 nm Logic Process Technology., , , , , , , , , und 1 andere Autor(en). J. Solid-State Circuits, 44 (1): 174-185 (2009)