Autor der Publikation

A 1.17pJ/b 25Gb/s/pin ground-referenced single-ended serial link for off- and on-package communication in 16nm CMOS using a process- and temperature-adaptive voltage regulator.

, , , , , , , , , , , , und . ISSCC, Seite 276-278. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 2-to-20 GHz Multi-Phase Clock Generator with Phase Interpolators Using Injection-Locked Oscillation Buffers for High-Speed IOs in 16nm FinFET., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)Ground-referenced signaling for intra-chip and short-reach chip-to-chip interconnects., , , , , , , , , und 6 andere Autor(en). CICC, Seite 1-8. IEEE, (2018)A 1.17-pJ/b, 25-Gb/s/pin Ground-Referenced Single-Ended Serial Link for Off- and On-Package Communication Using a Process- and Temperature-Adaptive Voltage Regulator., , , , , , , , , und 3 andere Autor(en). J. Solid-State Circuits, 54 (1): 43-54 (2019)Fully integrated on-chip DC-DC converter with a 450x output range., und . CICC, Seite 1-4. IEEE, (2010)A 1.17pJ/b 25Gb/s/pin ground-referenced single-ended serial link for off- and on-package communication in 16nm CMOS using a process- and temperature-adaptive voltage regulator., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 276-278. IEEE, (2018)A Low Power Frequency Multiplication Technique for ZigBee Transciever., , und . VLSI Design, Seite 150-155. IEEE Computer Society, (2007)Fully integrated capacitive converter with all digital ripple mitigation., und . CICC, Seite 1-4. IEEE, (2012)Quadrature generation techniques for frequency multiplication based oscillators., , und . ISCAS, Seite 440-443. IEEE, (2008)Modeling and Analysis of Power Supply Noise Tolerance with Fine-Grained GALS Adaptive Clocks., , , , , und . ASYNC, Seite 75-82. IEEE Computer Society, (2016)High power-density, hybrid inductive/capacitive converter with area reuse for multi-domain DVS., , und . CICC, Seite 1-4. IEEE, (2014)