PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Yamato, Yuta"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A novel capture-safety checking method for multi-clock designs and accuracy evaluation with delay capture circuits.

, , , , , , , und . VTS, Seite 197-202. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Yamato, Yuta
Eine Person hinzufügen mit dem Namen Yamato, Yuta
 

Weitere Publikationen von Autoren mit dem selben Namen

A novel capture-safety checking method for multi-clock designs and accuracy evaluation with delay capture circuits., , , , , , , und . VTS, Seite 197-202. IEEE Computer Society, (2012)An ECC-based memory architecture with online self-repair capabilities for reliability enhancement., , , , und . ETS, Seite 1-6. IEEE, (2015)A fast and accurate per-cell dynamic IR-drop estimation method for at-speed scan test pattern validation., , , und . ITC, Seite 1-8. IEEE Computer Society, (2012)LCTI-SS: Low-Clock-Tree-Impact Scan Segmentation for Avoiding Shift Timing Failures in Scan Testing., , , , , und . IEEE Design & Test, 30 (4): 60-70 (2013)Power-aware test generation with guaranteed launch safety for at-speed scan testing., , , , , , , und . VTS, Seite 166-171. IEEE Computer Society, (2011)Reliability-Enhanced ECC-Based Memory Architecture Using In-Field Self-Repair., , , , und . IEICE Transactions, 99-D (10): 2591-2599 (2016)A novel post-ATPG IR-drop reduction scheme for at-speed scan testing in broadcast-scan-based test compression environment., , , , , , , und . ICCAD, Seite 97-104. ACM, (2009)CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme for Reducing Yield Loss Risk in At-Speed Scan Testing., , , , , , , und . ATS, Seite 397-402. IEEE Computer Society, (2008)A Study of Capture-Safe Test Generation Flow for At-Speed Testing., , , , , , , , , und 1 andere Autor(en). IEICE Transactions, 93-A (7): 1309-1318 (2010)A Capture-Safety Checking Metric Based on Transition-Time-Relation for At-Speed Scan Testing., , , , , , und . IEICE Transactions, 96-D (9): 2003-2011 (2013)