Autor der Publikation

A novel capture-safety checking method for multi-clock designs and accuracy evaluation with delay capture circuits.

, , , , , , , und . VTS, Seite 197-202. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Miyase, Kohei
Eine Person hinzufügen mit dem Namen Miyase, Kohei
 

Weitere Publikationen von Autoren mit dem selben Namen

On Guaranteeing Capture Safety in At-Speed Scan Testing with Broadcast-Scan-Based Test Compression., , , , , und . VLSI Design, Seite 279-284. IEEE Computer Society, (2013)A novel capture-safety checking method for multi-clock designs and accuracy evaluation with delay capture circuits., , , , , , , und . VTS, Seite 197-202. IEEE Computer Society, (2012)On Improving Defect Coverage of Stuck-at Fault Tests., , , , und . Asian Test Symposium, Seite 216-223. IEEE Computer Society, (2005)Don't Care Identification and Statistical Encoding for Test Data Compression., , , , und . IEICE Transactions, 87-D (3): 544-550 (2004)LCTI-SS: Low-Clock-Tree-Impact Scan Segmentation for Avoiding Shift Timing Failures in Scan Testing., , , , , und . IEEE Design & Test, 30 (4): 60-70 (2013)A Method of Static Test Compaction Based on Don't Care Identification., , und . DELTA, Seite 392-395. IEEE Computer Society, (2002)On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST., , , , , , , , und . IEICE Transactions, 97-D (10): 2706-2718 (2014)Adaptive ECC Techniques for Reliability and Yield Enhancement of Phase Change Memory., , und . IOLTS, Seite 226-227. IEEE, (2018)Analysis and Mitigation of IR-Drop Induced Scan Shift-Errors, , , , , , , und . Proceedings of the IEEE International Test Conference (ITC'17), Seite 1--8. Fort Worth, Texas, USA, (2017)A Novel Per-Test Fault Diagnosis Method Based on the Extended X-Fault Model for Deep-Submicron LSI Circuits., , , , und . IEICE Transactions, 91-D (3): 667-674 (2008)