Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST.

A. Tomita, X. Wen, Y. Sato, S. Kajihara, K. Miyase, S. Holst, P. Girard, M. Tehranipoor, und L. Wang. IEICE Transactions, 97-D (10): 2706-2718 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Dr. rer. nat. Lei Wang University of Stuttgart

Yue Wang University of Stuttgart

Xiwei Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Test compression and logic BIST at your fingertips.S. Wu, L. Wang, J. Cho, Z. Jiang, und B. Sheu. ITC, Seite 2. IEEE Computer Society, (2005)A circular pipeline processing based deterministic parallel test pattern generator.K. Yeh, J. Huang, H. Chao, und L. Wang. ITC, Seite 1-8. IEEE Computer Society, (2013)Logic BIST Architecture for System-Level Test and Diagnosis.J. Qian, X. Wang, Q. Yang, F. Zhuang, J. Jia, X. Li, Y. Zuo, J. Mekkoth, J. Liu, H. Chao und 5 andere Autor(en). Asian Test Symposium, Seite 21-26. IEEE Computer Society, (2009)VirtualScan: Test Compression Technology Using Combinational Logic and One-Pass ATPG.L. Wang, X. Wen, S. Wu, Z. Wang, Z. Jiang, B. Sheu, und X. Gu. IEEE Design & Test of Computers, 25 (2): 122-130 (2008)Testing of Synchronizers in Asynchronous FIFO.H. Kim, L. Wang, Y. Wu, und W. Jone. J. Electronic Testing, 29 (1): 49-72 (2013)Low Capture Switching Activity Test Generation for Reducing IR-Drop in At-Speed Scan Testing.X. Wen, K. Miyase, T. Suzuki, S. Kajihara, L. Wang, K. Saluja, und K. Kinoshita. J. Electronic Testing, 24 (4): 379-391 (2008)Using Launch-on-Capture for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains.S. Wu, L. Wang, X. Wen, Z. Jiang, L. Tan, Y. Zhang, Y. Hu, W. Jone, M. Hsiao, J. Li und 2 andere Autor(en). IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (3): 455-463 (2011)Circuits for pseudoexhaustive test pattern generation.L. Wang, und E. McCluskey. IEEE Trans. on CAD of Integrated Circuits and Systems, 7 (10): 1068-1080 (1988)On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST.A. Tomita, X. Wen, Y. Sato, S. Kajihara, P. Girard, M. Tehranipoor, und L. Wang. Asian Test Symposium, Seite 19-24. IEEE Computer Society, (2013)CPP-ATPG: A Circular Pipeline Processing Based Deterministic Parallel Test Pattern Generator.K. Yeh, J. Huang, und L. Wang. J. Electronic Testing, 32 (5): 625-638 (2016)