PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jha, Niraj K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Energy Estimation for Extensible Processors.

, , , und . DATE, Seite 10682-10687. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Abhinav Jha University of Stuttgart

K. Stahl

K. Gaiser

K. Lindow

Grzegorz K. Karch

 

Weitere Publikationen von Autoren mit dem selben Namen

Synthesis of Algorithm-Based Fault-Tolerant Systems from Dependence Graphs., und . IEEE Trans. Parallel Distrib. Syst., 4 (8): 864-874 (1993)Integrated functional partitioning and synthesis for low power distributed systems of systems-on-a-chip., und . IJES, 1 (1/2): 2-13 (2005)High-level Synthesis of Multi-process Behavioral Descriptions., , , und . VLSI Design, Seite 467-473. IEEE Computer Society, (2003)Task Graph Extraction for Embedded System Synthesis., und . VLSI Design, Seite 480-. IEEE Computer Society, (2003)Static and Dynamic Variable Voltage Scheduling Algorithms for Real-Time Heterogeneous Distributed Embedded Systems., und . VLSI Design, Seite 719-. IEEE Computer Society, (2002)Functional Partitioning for Low Power Distributed Systems of Systems-on-a-Chip., und . VLSI Design, Seite 274-281. IEEE Computer Society, (2002)Synthesis of asynchronous circuits for stuck-at and robust path delay fault testability., , und . VLSI Design, Seite 171-176. IEEE Computer Society, (1995)Dynamic Voltage Scaling with Links for Power Optimization of Interconnection Networks., , und . HPCA, Seite 91-102. IEEE Computer Society, (2003)Efficient Design for Testability Solution Based on Unsatisfiability for Register-Transfer Level Circuits., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (7): 1339-1345 (2007)SLOPES: Hardware-Software Cosynthesis of Low-Power Real-Time Distributed Embedded Systems With Dynamically Reconfigurable FPGAs., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 508-526 (2007)